

SpeedPlus™ ユニティ・ゲイン安定、 広帯域電圧リミッティング・アンプ

特 長

- リミッティング付近での高い直線性
- オーバー・ドライブからの高速復帰：2.4ns
- リミッティング電圧精度：±15mV
- -3dB帯域幅($G = +1$)：530MHz
- スルーレート：1000V/ μ s
- ± 5 Vおよび+5V電源動作
- 高ゲイン・タイプ：OPA689

概 要

OPA688は、バイポーラ出力電圧リミッティング機能を備えた広帯域の電圧帰還型オペアンプで、ユニティ・ゲインで安定です。出力がバッファされた2つのリミッティング電圧を越えようとする、これらのリミッティング電圧値が出力されるように制御されます。この新しい出力リミッティング・アーキテクチャの採用により、リミッタのオフセット電圧誤差が ± 15 mVに保持されます。このオペアンプは出力リミッティング電圧の30mV以内までの範囲でリニアに動作します。

OPA688の非線形範囲は狭く、しかもリミッティング電圧のオフセット誤差が低く抑えられているので、必要なリニア出力電圧範囲の100mV以内までリミッティング電圧を設定することができます。電圧リミッティングからの復帰時間が2.4nsと高速なので、オーバー・ドライブ信号が信号チャンネルに対してトランスペアレントであることが保証



アプリケーション

- 高速リミッティングのADC入力バッファ
- CCDピクセル・クロック分離
- ビデオ同期分離
- HFミキサ
- IFリミッティング・アンプ
- AM信号発生
- 非線形アナログ信号処理
- コンパレータ

されます。入力ではなく、出力において電圧リミッティング機能が実行されるので、どのようなゲイン設定に対しても規定された電圧リミッティング精度が保証されます。このため、すべての標準的なオペアンプ・アプリケーションでOPA688を利用することができます。

OPA688のリニア動作から出力電圧リミッティングへの遷移特性は急峻なので、非線形アナログ信号処理回路にOPA688を使用すると有効です。高速復帰時間により高速アプリケーションをサポートします。

OPA688は工業標準ピン配置の8ピンPDIPと8ピンSOPの2種類のパッケージで供給されます。トランスインピーダンス、またはゲインをより高く設定し、高速復帰時間の出力電圧リミッティング機能が必要なアプリケーションには、OPA689をご検討ください。



仕様：V_S = ±5V

特に記述のない限り、G = +2、R_L = 500Ω、R_F = 402Ω、V_H = -V_L = 2V (AC性能のみの場合には図1を参照)です。

パラメータ	条件	OPA688U, P						テスト レベル ²⁾
		標準	保証 ¹⁾					
			+25	+25	0 ~ +70	-40 ~ +85	単位	
AC性能(図1を参照) 小信号帯域幅	$V_O < 0.2V_{p-p}$ $G = +1, R_F = 25\Omega$ $G = +2$ $G = -1$	530 260 230	— 150 —	— 140 —	— 135 —	MHz MHz MHz	Typ Min Typ	C B C
ゲイン帯域幅積($G \geq +5$)	$V_O < 0.2V_{p-p}$	290	175	170	160	MHz	Min	B
ゲイン・ピーキング	$G = +1, R_F = 25\Omega, V_O < 0.2V_{p-p}$	11	—	—	—	dB	Typ	C
0.1dBのゲイン平坦性が得られる帯域幅	$V_O < 0.2V_{p-p}$	50	—	—	—	MHz	Typ	C
大信号帯域幅	$V_O = 4V_{p-p}, V_H = -V_L = 2.5V$	145	100	95	90	MHz	Min	B
ステップ応答								
スルーレート	4Vステップ、 $V_H = -V_L = 2.5V$	1000	800	770	650	V/ μs	Min	B
立ち上がり/立ち下がり時間	0.2Vステップ	1.2	2.6	2.7	3	ns	Max	B
セトリングタイム：0.05%	2Vステップ	7	—	—	—	ns	Typ	C
スプリアスフリー・ダイナミック・レンジ	$f = 5MHz, V_O = 2V_{p-p}$	66	62	58	53	dB	Min	B
微分ゲイン	NTSC、PAL、 $R_L = 500\Omega$	0.02	—	—	—	%	Typ	C
微分位相	NTSC、PAL、 $R_L = 500\Omega$	0.01	—	—	—	°	Typ	C
入力ノイズ								
電圧ノイズ密度	$f \geq 1MHz$	6.3	7.2	7.8	8	nV/ $\sqrt{Hz}$	Max	B
電流ノイズ密度	$f \geq 1MHz$	2.0	2.5	2.9	3.6	pA/ $\sqrt{Hz}$	Max	B
DC性能($V_{CM} = 0$) 開ループ電圧ゲイン(A_{OL})	$V_O = \pm 0.5V$	52	46	44	43	dB	Min	A
入力オフセット電圧		± 2	± 6	± 7	± 9	mV	Max	A
平均ドリフト		—	—	± 14	± 14	$\mu V/$	Max	B
入力バイアス電流 ³⁾		+6	± 12	± 13	± 20	μA	Max	A
平均ドリフト		—	—	-60	-90	nA/	Max	B
入力オフセット電流		± 0.3	± 2	± 3	± 4	μA	Max	A
平均ドリフト		—	—	± 10	± 10	nA/	Max	B
入力 同相モード除去	入力換算、 $V_{CM} = \pm 0.5V$	57	50	49	47	dB	Min	A
同相モード入力範囲 ⁴⁾		± 3.3	± 3.2	± 3.2	± 3.1	V	Min	A
入力インピーダンス								
差動モード		0.4 1	—	—	—	M Ω pF	Typ	C
同相モード		1 1	—	—	—	M Ω pF	Typ	C
出力 出力電圧範囲	$V_H = -V_L = 4.3V$	± 4.1	± 3.9	± 3.9	± 3.8	V	Min	A
電流出力、ソース	$R_L \geq 500\Omega$	105	90	85	80	mA	Min	A
電流出力、シンク	$V_O = 0$	-85	-70	-65	-60	mA	Min	A
閉ループ出力インピーダンス	$V_O = 0$ $G = +1, R_F = 25\Omega, f < 100kHz$	0.2	—	—	—	Ω	Typ	C
電源 動作電圧、仕様		± 5	—	—	—	V	Typ	C
動作電圧、最大		—	± 6	± 6	± 6	V	Max	A
無信号時電流、最大		15.8	17	19	20	mA	Max	A
無信号時電流、最小		15.8	14	12.8	11	mA	Min	A
電源除去比 +PSR(入力換算)	$+V_S = 4.5V \sim 5.5V$	65	58	57	55	dB	Min	A
出力電圧リミッタ リミット電圧のデフォルト値	ピン5および8 リミッタ・ピンをオープン	± 3.3	± 3.0	± 3.0	± 2.9	V	Min	A
リミッタ・セパレーション電圧の最小値($V_H - V_L$)		200	200	200	200	mV	Min	B
最大リミット電圧		—	± 4.3	± 4.3	± 4.3	V	Max	B
リミッタの入力バイアス電流レベル ⁵⁾	$V_O = 0$							
最大		54	65	68	70	μA	Max	A
最小		54	35	34	31	μA	Min	A
平均ドリフト		—	—	40	45	nA/	Max	B
リミッタ入力インピーダンス		2 1	—	—	—	M Ω pF	Typ	C
リミッタ・フィードスルー ⁶⁾		-60	—	—	—	dB	Typ	C
リミット・モードでのDC性能	$f = 5MHz$ $V_{IN} = \pm 2V$							
リミッタ・オフセット電圧	($V_O - V_H$)または($V_O - V_L$)	± 15	± 35	± 40	± 40	mV	Max	A
オペアンプ入力バイアス電流シフト ²⁾		3	—	—	—	μA	Typ	C
リミット・モードでのAC性能								
リミッタ小信号帯域幅	$V_{IN} = \pm 2V, V_O < 0.02V_{p-p}$	450	—	—	—	MHz	Typ	C
リミッタ・スルーレート ⁷⁾		100	—	—	—	V/ μs	Typ	C
リミテッド・ステップ応答								
オーバーシュート	2xオーバードライブ $V_{IN} = 0 \sim \pm 2V$ ステップ	250	—	—	—	mV	Typ	C
復帰時間	$V_{IN} = \pm 2V \sim 0V$ ステップ	2.4	2.8	3.0	3.2	ns	Max	B
直線性ガードバンド ⁸⁾	$f = 5MHz, V_O = 2V_{p-p}$	30	—	—	—	mV	Typ	C

仕様：V_S = ±5V(続き)

特に記述のない限り、G = +2、R_L = 500Ω、R_F = 402Ω、V_H = -V_L = 2V (AC性能のみの場合には図1を参照)です。

パラメータ	条件	OPA688U, P						テスト レベル ²⁾
		標準	保証 ⁽¹⁾					
			+25	+25	0 ~ +70	-40 ~ +85	単位	
熱特性	仕様：P, U 接合部 - 周囲間	-40 ~ +85	—	—	—		Typ	C
温度範囲		100	—	—	—	/W	Typ	C
熱抵抗		125	—	—	—	/W	Typ	C
P 8ピンDIP U 8ピンSOP								

注：(1)接合部温度 = 仕様保証全温度範囲における下限と25 の周囲温度。接合部温度 = 仕様保証全温度範囲における上限の周囲温度+23 。(2)テストレベル：(A) +25 で100%テストを実施。特性評価テストとシミュレーションによって全温度範囲における制限値を設定。(B)特性評価テストとシミュレーションによって制限値を設定。(C)標準値は参考用としてのみ使用。(3)ノードから出力される電流の極性を正とします。(4)同相モード入力範囲は同相モード除去比が仕様の最小値より3dB劣化する範囲としてテストされています。(5)これらの条件下ではI_{VH}(V_Hバイアス電流)は正で、I_{VL}(V_Lバイアス電流)は負です。注3、図1および8を参照。(6)リミッタのフィードスルーはV_H(またはV_L)に追加される正弦波の振幅とV_{IN} = 0時の出力電圧レベルとの比を示します。(7)V_Hのスルーレート条件はV_{IN} = +2V、G = +2、V_L = -2V、V_H = 2Vおよび0V間のステップ電圧です。V_Lのスルーレート条件もこれと同様です。(8)直線性ガードバンドは、リミッタの電圧レベル(V_HとV_L)間の中心となる正弦波電圧出力(f = 5MHz、V_O = 0V_{DC} ±1Vp-p)で定義されています。これはリミッタの電圧レベルとSFDRが3dB減衰するときの出力電圧ピーク値との差です(図9を参照)。

仕様：V_S = +5V

特に記述のない限り、G = +2、R_F = 402Ω、R_L = 500ΩをV_{CM} = 2.5Vに接続、V_L = V_{CM} -1.2V、V_H = V_{CM} +1.2V (AC性能のみの場合には図2を参照)です。

パラメータ	条件							テスト レベル ²⁾
		標準	保証 ⁽¹⁾					
		+25	+25	0 ~ +70	-40 ~ +85	単位	最小/ 最大	
AC性能(図2を参照)								
小信号帯域幅	$V_o < 0.2Vp-p$ $G = +1, R_F = 25\Omega$	515	—	—	—	MHz	Typ	C
	$G = +2$	240	110	105	100	MHz	Min	B
	$G = -1$	190	—	—	—	MHz	Typ	C
ゲイン帯域幅積($G \geq +5$)	$V_o < 0.2Vp-p$	275	130	125	120	MHz	Min	B
ゲイン・ピーキング	$G = +1, R_F = 25\Omega, V_o < 0.2Vp-p$	10	—	—	—	dB	Typ	C
0.1dBのゲイン平坦性が得られる帯域幅	$V_o < 0.2Vp-p$	50	—	—	—	MHz	Typ	C
大信号帯域幅	$V_o = 2Vp-p$	240	110	105	100	MHz	Min	B
ステップ応答								
スルーレート	2Vステップ	1000	800	770	650	V/ μ s	Min	B
立ち上がり/立ち下がり時間	0.2Vステップ	2.3	2.6	2.7	3	ns	Max	B
セトリングタイム：0.05%	1Vステップ	12	—	—	—	ns	Typ	C
スプリアスフリー・ダイナミック・レンジ	$f = 5MHz, V_o = 2Vp-p$	64	60	56	51	dB	Min	B
入力ノイズ								
電圧ノイズ密度	$f \geq 1MHz$	6.3	7.2	7.8	8	nV/ $\sqrt{Hz}$	Max	B
電流ノイズ密度	$f \geq 1MHz$	2.0	2.5	2.9	3.6	pA/ $\sqrt{Hz}$	Max	B
DC性能	$V_{CM} = 2.5V$ $V_o = \pm 0.5V$	52	46	44	43	dB	Min	A
開ループ電圧ゲイン(A_{OL})		± 2	± 6	± 7	± 9	mV	Max	A
入力オフセット電圧		—	—	± 14	± 14	μV /	Max	B
平均ドリフト		+6	± 12	± 13	± 20	μA	Max	A
入力バイアス電流 ⁽³⁾		—	—	-60	-90	nA/	Max	B
平均ドリフト		± 0.3	± 2	± 3	± 4	μA	Max	A
入力オフセット電流		—	—	± 10	± 10	nA/	Max	B
平均ドリフト								

仕様： $V_S = +5V$ (続き)

特に記述のない限り、 $G = +2$ 、 $R_F = 402\Omega$ 、 $R_I = 500\Omega$ を $V_{CM} = 2.5V$ に接続、 $V_L = V_{CM} - 1.2V$ 、 $V_H = V_{CM} + 1.2V$ (AC性能のみの場合には図2を参照)です。

パラメータ	条件	OPA688U, P						テスト レベル
		標準	保証 ⁽¹⁾				最小/ 最大	
			+25	+25	0 ~ +70	−40 ~ +85		
入力 同相モード除去 同相モード入力範囲 ⁽⁴⁾ 入力インピーダンス 差動モード 同相モード	入力換算、V _{CM} = ±0.5V	55 V _{CM} ±0.8 0.4 1 1 1	48 V _{CM} ± 0.7 — —	47 V _{CM} ±0.7 — —	45 V _{CM} ±0.6 — —	dB V MΩ pF MΩ pF	Min Min Typ Typ	A A C C
出力 出力電圧範囲 電流出力、ソース 電流出力、シンク 閉ループ出力インピーダンス	V _H = V _{CM} +1.8V、V _L = V _{CM} −1.8V R _L ≥ 500Ω V _O = 2.5V V _O = 2.5V G = +1、R _F = 25Ω、f < 100kHz	V _{CM} ±1.6 70 −60 0.2	V _{CM} ± 1.4 60 −50 —	V _{CM} ±1.4 55 −45 —	V _{CM} ±1.3 50 −40 —	V mA mA Ω	Min Min Min Typ	A A A C
電源 動作電圧、仕様 動作電圧、最大 無信号時電流、最大 無信号時電流、最小 電源除去比 +PSR(入力換算)	シングル電源動作 V _S = 4.5V ~ 5.5V	+5 — 13 13 65	— +12 15 11 —	— +12 15 10 —	— +12 16 9 —	V V mA mA dB	Typ Max Max Min Typ	C A A A C
出力電圧リミッタ リミッタ電圧のデフォルト値 リミッタ・セパレーション電圧の最小値(V _H −V _L) 最大リミット電圧 リミッタの入力バイアス電流レベル ⁽⁵⁾ 最大 最小 平均ドリフト リミッタ入力インピーダンス リミッタ・フィードスルー ⁽⁶⁾ リミット・モードでのDC性能 リミッタ電圧精度 オペアンプ入力バイアス電流シフト ⁽³⁾ リミット・モードでのAC性能 リミッタ帯域幅 リミッタ・スルーレート ⁽⁷⁾ リミテッド・ステップ応答 オーバーシュート 復帰時間 直線性ガードバンド ⁽⁸⁾	ピン5および8 リミッタ・ピンをオープン V _O = 2.5V f = 5MHz V _{IN} = V _{CM} ±1.2V (V _O −V _H)または(V _O −V _L) V _{IN} = V _{CM} ±1.2V、V _O < 0.02Vp-p 2xオーバードライブ V _{IN} = V _{CM} ~ V _{CM} ±1.2Vステップ V _{IN} = V _{CM} ±1.2V ~ V _{CM} ステップ f = 5MHz、V _O = 2Vp-p	V _{CM} ±0.9 200 — 35 35 — 2 1 −60 ±15 5 300 20 55 15 30	V _{CM} ± 0.6 200 V _{CM} ±1.8 65 0 — — — ± 35 — — — — — — —	V _{CM} ±0.6 200 V _{CM} ±1.8 75 0 30 — — — ±40 — — — — — — —	V _{CM} ±0.6 200 V _{CM} ±1.8 85 0 50 — — — ±40 — — — — — — —	V mV V μA μA nA/ MΩ pF dB mV μA MHz V/μs mV ns mV	Min Min Max Max Min Max Typ Typ Max Typ Max Typ Typ Max Max Max	A B B A A B C C A C C C C C C C C
熱特性 温度範囲 熱抵抗 P 8ピンDIP U 8ピンSOP	仕様：P, U 接合部 - 周囲間	−40 ~ +85 100 125	— — —	— — —	— — —	— — — /W /W	Typ Typ Typ	C C C

注：(1)接合部温度＝仕様保証全温度範囲における下限と25℃の周囲温度。接合部温度＝仕様保証全温度範囲における上限の周囲温度+23℃。(2)テストレベル：(A)+25℃で100%テストを実施。特性評価テストとシミュレーションによって全温度範囲における制限値を設定。(B)特性評価テストとシミュレーションによって制限値を設定。(C)標準値は参考用としてのみ使用。(3)ノードから出力される電流の極性を正とします。(4)同相モード入力範囲は同相モード除去比が仕様の最小値より30dB劣化する範囲としてテストされています。(5)これらの条件下では、 V_{IH} (V_H バイアス電流)は負で、 V_{IL} (V_L バイアス電流)は正です。注3、図2および8を参照。(6)リミッタのフィードスルーは V_{IH} (または V_{IL})に追加される正弦波と $V_{IN}=0$ 時の出力電圧レベルとの比を示します。(7) V_{IH} のスルーレート条件は $V_{IN}=V_{CM}+0.4V$ 、 $G=+2$ 、 $V_L=V_{CM}-1.2V$ 、 $V_H=V_{CM}+1.2V$ および V_{CM} 間のステップ電圧です。 V_L のスルーレート条件もこれと同様です。(8)直線性ガードバンドは、リミッタの電圧レベル(V_{IH} と V_{IL})間の中心と異なる正弦波電圧出力($f=5MHz$ 、 $V_O=V_{CM}\pm 1V_{pp}$)で定義されています。これはリミッタの電圧レベルとSFDRが3dB減衰するときの出力電圧ピーク値との差です(図9を参照)。

絶対最大定格

電源電圧	$\pm 6.5V$
内部消費電力	熱特性を参照
同相モード入力電圧	$\pm V_S$
差動入力電圧	$\pm V_S$
リミッタ電圧範囲	$\pm(V_S - 0.7V)$
保存温度範囲：P, U	$-40 \sim +125$
リード温度(DIP、10秒間の半田付け)	$+300$
.....(8ピンSOP、3秒間の半田付け)	$+260$
接合部温度	$+175$



静電気放電対策


静電気放電はわずかな性能の低下から完全なデバイスの故障に至るまで、様々な損傷を与えます。すべての集積回路は、適切なESD保護方法を用いて、取扱いと保存を行うようにして下さい。高精度の集積回路は、損傷に対して敏感であり、極めてわずかなパラメータの変化により、デバイスに規定された仕様に適合しなくなる場合があります。

パッケージ情報/ご発注の手引き

モデル	パッケージ	パッケージ図番号 ⁽¹⁾	仕様温度範囲	パッケージのマーキング	発注番号 ⁽²⁾	供給時の状態
OPA688P	8ピン・プラスチックDIP	006	$-40 \sim +85$	OPA688P	OPA688P	マガジン
OPA688U	8ピンSOP	182	$-40 \sim +85$	OPA688U	OPA688U	マガジン
OPA688U	8ピンSOP	182	$-40 \sim +85$	OPA688U	OPA688U/2K5	テーブリール







注：(1)詳細図および寸法表は、データシートの巻末を参照してください。(2)スラッシュ(/)の付いたモデルは、その後に示される数量を単位として、テーブリールでのみ供給されます(例えば、/2K5は2,500個で1リールであることを示します)。「OPA688U/2K5」をご発注の場合、2,500個入りのテーブリールが1本納入されます。

ピン配置









代表的性能曲線： $V_S = \pm 5V$

特に記述のない限り、 $G = +2$ 、 $R_L = 500\Omega$ 、 $R_F = 402\Omega$ 、 $V_H = -V_L = 2V$ (AC性能のみについては図1を参照)です。









代表的性能曲線： $V_S = \pm 5V$

特に記述のない限り、 $G = +2$ 、 $R_L = 500\Omega$ 、 $R_F = 402\Omega$ 、 $V_H = -V_L = 2V$ (AC性能のみについては図1を参照)です。








代表的性能曲線： $V_S = \pm 5V$

特に記述のない限り、 $G = +2$ 、 $R_L = 500\Omega$ 、 $R_F = 402\Omega$ 、 $V_H = -V_L = 2V$ (AC性能のみについては図1を参照)です。









代表的性能曲線： $V_S = \pm 5V$

特に記述のない限り、 $G = +2$ 、 $R_L = 500\Omega$ 、 $R_F = 402\Omega$ 、 $V_H = -V_L = 2V$ (AC性能のみについては図1を参照)です。



代表的性能曲線： $V_S = +5V$

特に記述のない限り、 $G = +2$ 、 $R_F = 402\Omega$ 、 $R_L = 500\Omega$ を $V_{CM} = 2.5V$ に接続、 $V_L = V_{CM} - 1.2V$ 、 $V_H = V_{CM} + 1.2V$ (AC性能のみについては図2を参照)です。



代表的なアプリケーション

デュアル電源動作の非反転アンプ

非反転ゲイン・アンプをデュアル電源で動作させる回路構成を図1に示します。この回路はOPA688のAC特性評価に使用されており、マッチングされた50Ωの信号源抵抗と500Ωの負荷抵抗が用いられています。図1と2に示されている電源バイパス用のコンデンサは、他の図でも同様に使用されています。リミッタの電圧(V_H と V_L)およびバイアス電流(I_{VH} と I_{VL})の極性は図に示す通りです。

シングル電源動作の非反転アンプ

AC結合の非反転ゲイン・アンプをシングル電源で動作させる回路構成を図2に示します。この回路はOPA688のAC特性評価に使

用されており、マッチングされた50Ωの信号源抵抗と500Ωの負荷抵抗が用いられています。図1と2に示されている電源バイパス用のコンデンサは、他の図でも同様に使用されています。リミッタの電圧(V_H と V_L)およびバイアス電流(I_{VH} と I_{VL})の極性は図に示す通りです。シングル電源動作の回路では V_H と V_L の設定に3個の抵抗を使用することが可能で、デュアル電源動作の回路では通常4個の抵抗を使用して制限電圧をグランド基準とする点に注意してください。

リミテッド出力のADC入力ドライバ

図3に示す回路は、シングル電源で動作し、歪み性能に優れたADCドライバです。リミット電圧をコンバータの入力範囲に設定し入力のオーバー・ドライブを完全に保護することができます。




図1. デュアル電源動作のDC結合アンプ




図2. シングル電源動作のAC結合アンプ




図3. シングル電源動作のリミッティングADC入力ドライバ

精密半波整流回路

高精度と高速性を備えた半波整流器を図4の回路に示します。この回路では、負の制限がグランドに設定されており、 V_H がオープンであるため、 V_H (ピン8) のデフォルト値は3.1Vから3.8Vの範囲に設定されます。




图4. 精密半波整流回路

超高速シュミット・トリガ

非常に高速なシュミット・トリガを図5の回路に示します。この回路では出力レベルが高精度に規定され、復帰時間が非常に高速化されています。出力電圧スイングは+2Vです。

ユニティ・ゲイン・バッファ

図6にOPA688を使用したユニティ・ゲイン電圧バッファを示します。帰還抵抗(R_F)が出力とピン2からピン6の間にあるボード・インダクタンスとを分離します。ユニティ・ゲイン・バッファのアプリケーションには $R_F \geq 24.9\Omega$ を推奨します。 R_C は $G=1$ で標準的に見られるピーキングを抑えるオプションの補償レジスタです。 $R_C = R_S + R_F$ を選択すると、周波数応答が約 $G = +2$ の場合と等しいユニティ・ゲイン・バッファになります。




図5. 高速シュミット・トリガ回路




図6. ユニティ・ゲイン・バッファ




図7. DCリストレータ

DCリストレータ

図7にOPA688とOPA660を使用したDCリストレータを示します。OPA660のOTAアンプは、この回路では電流ゲイン約1.0の電流コンベヤ(CCII)として使用されています。 V_O がグランドよりも下回ろうとすると、CCIIは D_1 を通して C_1 をチャージし、これが出力をグランドへ復元します。 D_1 は復元プロセスにプロパゲーション・ディレイを追加し、 $R_1 C_1 / G$ ($G = +2 = \text{OPA688のゲイン}$) という時定数で指数的に減衰します。信号がグランドより上回るときには、 $R_2 C_1$ という時定数でグランドに減衰します。OPA688の出力はオーバー・ドライブからの復帰が非常に高速に行われます。

デザインイン・ツール

デモボード

2つのパッケージ・スタイルが用意されたOPA688を使用して回路性能の初期評価を実施する際の支援ツールとして2つのPCボードが用意されています。デモボードについては、パー・ブラウンのフリーラインFAXまでお問い合わせください。

デモボード	モデル	パッケージ
DEM-OPA688xP DEM-OPA688xU	OPA688P OPA688U	8ピンDIP 8ピンSOP

SPICEモデル

アナログ回路およびシステムの性能解析を実施する際に、SPICEを利用した回路性能のコンピュータ・シミュレーションが役立つ場合があります。この方法は、寄生容量およびインダクタンスが周波数応答性に対する大きな影響要因となる高速アンプ回路に特に有効です。OPA688用のSPICEモデルについては、パー・ブラウンのフリーラインFAXまでお問い合わせください。

使用上の注意

動作原理

OPA688は、ユニティ・ゲインで安定な電圧帰還型オペアンプです。出力電圧は、リミッタ・ピン(ピン5とピン8)の電圧によって設定される電圧範囲に制限されます。入力による出力のオーバー・ドライブが発生する状態になると、リミッタによる出力バッファの制御が行われます。これにより信号経路内のすべての部品の飽和が回避されるとともに、オーバー・ドライブからの復帰が非常に高速に行われ、どのような信号ゲイン設定でも規定されたリミッタ精度が確保されます。

リミッタのリニア動作領域から出力電圧リミッティングへの遷移特性は非常に急峻です。したがって、必要とする信号範囲の非常に近い電圧レベル(< 100mV)にリミッタ電圧を設定することが可能です。リミッタ電圧近くの歪み性能も非常に優れています。

回路レイアウト

OPA688のような高周波数動作のアンプから最良の性能を引き出すには、回路基板のレイアウト設計と外付け部品の選択に細心の注意を払う必要があります。以下にプリント回路基板のレイアウト設計および部品の選択について基準となる推奨事項を示します。

- すべての信号I/OピンとACグランド間の寄生容量を最小限に抑えます。信号I/Oピン周囲のすべてのグランド・プレーンおよび電源プレーンについてこれらのピンの周囲に窓を開放することが必要です。これ以外の領域のグランド・プレーンと電源プレーンは、完全な状態のままにしておきます。
- 高品質の電源を用意します。電源供給には、リニア・レギュレータ、グランド・プレーンそして電源プレーンを使用してください。高周波数の0.1μFデカップリング・コンデンサを各電源ピンから0.2インチ以下の距離に近接させて配置してください。これらのコンデンサをグランド・プレーンと電源プレーンに接続する際には、幅が広く短いトレース配線を使用します。さらに、容量のもっと大きな高周波数デカップリング・コンデンサ(2.2μFから6.8μFまでの容量)を使用して、より低い周波数

のバイパスを行ってください。これらのコンデンサはデバイスから多少離して配置し、PC基板の同じ領域に実装されている複数の隣接デバイス間で共有することができます。

- 外付け部品はOPA688に近接させて配置してください。この配慮によってインダクタンス、グランド・ループ、伝送ラインの影響および伝播遅延による問題が最小限に抑えられます。帰還抵抗(R_F)、入力および出力抵抗については特に注意してください。
- 寄生成分を最小化するために、高周波部品を使用してください。抵抗にはリアクタンスの非常に低いタイプを使用します。表面実装抵抗が最も効果的で、全体の回路レイアウトも小さくできます。金属皮膜またはカーボンの軸方向にリード線が付いた抵抗も同様にそのリード線を可能な限り短くすれば、良好な性能が得られます。高周波アプリケーションには巻線タイプの抵抗を絶対に使用しないでください。ほとんどのポテンショメータは大きな寄生容量およびインダクタンスを持つことに留意してください。多層セラミック・チップ・コンデンサを使用すると最良の結果が得られ、その占有スペースもほんのわずかになります。モノリシック・タイプのセラミック・コンデンサを使用しても同様に非常に良好な性能が得られます。ESRとESLの低いIRFタイプのコンデンサを使用してください。電源ピンのバイパス・コンデンサ(2.2μFから6.8μFまでの容量)には、より優れた高周波性能とパルス性能を確保するためにタンタル・タイプのコンデンサを使用することが必要です。
- 抵抗とその寄生並列容量によって設定される時定数を最小化するために、低い値の抵抗を使用してください。良好な金属皮膜または表面実装抵抗の寄生並列容量は約0.2pFです。1.5kΩよりも大きな値の抵抗を使用すると、500MHz以下の周波数帯域で極またはゼロが追加されます。出力負荷が極度に重くないことを確認してください。回路設計のスターティング・ポイントとしては、402Ωの帰還抵抗を使用すると良いでしょう。
- 回路基板上の他の広帯域デバイスとの接続には、短いパターンを直接的に使用してください。比較的広いパターン幅(50~100ミル)を使用することが必要です。出力における全体の容量性負荷を求めて、 R_o 対容量性負荷の性能曲線で推奨している直列分離抵抗を使用してください。寄生容量性負荷の値が2pFよりも小さければ、分離抵抗を使用する必要はありません。
- 長いパターンが必要な場合には、伝送ライン設計技術を適用してください。回路基板上では50Ωの伝送ラインは必要なく、特性インピーダンスが高ければそれだけ出力負荷の低減に役立ちます。オペアンプの出力側にマッチング直列抵抗を使用して伝送ラインをドライブし、もう一端にマッチングのとれた負荷抵抗を使用して伝送ラインが1つの抵抗として現れるように設定します。マッチング負荷によって発生する6dBの減衰損失が許されず、伝送ラインが極端に長くない場合には、ソース側だけに直列抵抗を使用してください。この方法によって伝送ラインを通して発生する無効負荷からソースが分離されますが、周波数応答性が劣化します。複数の接続先デバイスをそれぞれ直列抵抗とシャント終端抵抗負荷をもった別々の伝送ラインとして扱うことが可能です。終端抵抗に対して寄生インピーダンスが作用すると、伝送ライン上にミスマッチングが発生し、これが原因で不要な信号反射とリアクティブ・ローディングが発生することになります。

h)OPA688のような高速デバイスにソケットを使用してはなりません。ソケットの使用により、リード長と各ピン間の容量が増加極めて厄介な寄生ネットワークが形成されます。回路基板上にOPA688を半田付けすると、最良の結果が得られます。DIPプロトタイプのソケット装着が必要な場合には、高周波のフラッシュ・マウント・ピン(例: McKenzie Technology社の710Cなど)を使用すると、良好な結果が得られます。

電源

OPA688の公称仕様は、 $\pm 5V$ または単一 $+5V$ どちらかの電源動作について規定されています。トータル電源電圧の最大値は $12V$ として規定されているので、電源に関する許容誤差範囲として十分な値が設定されています。これよりも高い電源電圧を使用すると、内部接合が破壊される可能性が高くなり、完全な破壊にいたる場合があります。規定された同相モード電圧範囲を順守している限り、シングル電源動作が可能です。同相モード入力および出力の仕様は、電源電圧に対して必要なヘッドルームとして解釈できます。この入力および出力ヘッドルームに関する規定条件を順守すれば、標準外またはシングル電源動作の回路設計が可能になります。シングル電源動作に適用可能な1つの回路構成方法を図2に示します。

ESD保護

ESDの影響によってMOSFETデバイスが損傷を受けることが知られていますが、半導体デバイスはすべてESDの影響による損傷を受けやすい傾向があります。これは非常に高速で微細な加工プロセスを使用して製造されたデバイスに特に言えることです。

ESDの影響を受けることでアンプの入力特性に微小な変化が発生しますが、必ずしもデバイスが破壊状態に至るとは限りません。しかし高精度のオペアンプの場合は、ESDの影響によってオフセット電圧およびドリフトが著しく劣化する可能性が高くなります。したがって、OPA688を取扱う際には適切なESD防止対策を講じる必要があります。

出力リミッタ

出力電圧がリミッタ電圧 V_{H_L} (ピン8)と V_{L_L} (ピン5)の間にあるとき、入力 - 出力間はリニアです。出力電圧が V_{H_L} または V_{L_L} を超えるような状態になると、リミッタ・バッファが出力電圧を制御し、出力電圧を V_{H_L} または V_{L_L} のレベルに保持します。

リミッタは出力に対応して動作するので、その精度はゲインの変更に依りて変化しません。リニアな動作領域から出力電圧制限への遷移特性は急峻です。つまり、必要な出力信号は V_{H_L} または V_{L_L} の $30mV$ 以内まで非直線性に関係なく安全に出力されます。同じ範囲では歪み性能も良好です。

リミッタ電圧の上限は電源電圧から $0.7V$ 以内($V_{L_L} \geq -V_S + 0.7V$, $V_{H_L} \leq +V_S - 0.7V$)に設定することができます。また、下限は $200mV$ 以上の幅に設定することが可能です($V_{H_L} - V_{L_L} \geq 0.2V$)。

ピン5とピン8をオープン状態にすると、 V_{H_L} と V_{L_L} はデフォルト設定の電圧制限値になります。その最小値は仕様を示す通りです。ゼロ・バイアス電流のときに予測される範囲(V_S - デフォルト・リミット電圧) = ヘッドルームを図8に示します。

リミッタ電圧が電源電圧から $2.1V$ 以上離れている場合は($V_{L_L} \geq -V_S + 2.1V$ または $V_{H_L} \leq +V_S - 2.1V$)、簡単な構成の抵抗分圧器を使用して V_{H_L} と V_{L_L} を設定できます(図1を参照)。計算にはリミッタの




図8. リミッタ・バイアス電流対バイアス電圧

入力バイアス電流(図8を参照)を含むことを確認してください。(ピン5に流れ込む電流 I_{V_L} は約 $-50\mu A$ で、ピン8から流れ出す電流 I_{V_H} は約 $+50\mu A$ です)。良好なリミッタ電圧精度を確保するためには、これらの抵抗を通して少なくとも $1mA$ の電流を流すことが必要です。

リミッタ電圧を電源電圧から $2.1V$ 以内($V_{L_L} \leq -V_S + 2.1V$ または $V_{H_L} \geq +V_S - 2.1V$)に設定する必要がある場合には、バイアス電流が不安定なことによる誤差を最小限にするためインピーダンスの低いバッファを使用し V_{H_L} と V_{L_L} を設定することを考慮してください。このような条件はシングル電源動作($V_S = +5V$)の場合に一般的に適用されます。図2の回路では抵抗分圧器を通して $2.5mA$ の電流を流し V_{H_L} と V_{L_L} を設定しています。その結果として、 I_{V_H} と I_{V_L} による誤差が目標の制限電圧の $\pm 1\%$ よりも低い値に維持されています。

リミッタのDC精度は、詳細な点に細心の注意を払うか否かによって左右されます。2つの支配的な誤差要因を改善する方法を以下に示します。

- V_{H_L} と V_{L_L} を設定する抵抗分圧器のドライブに電源を使用する際に、電源が大きな誤差要因となる場合があります(例として、 $\pm 5\%$ の誤差要因)。より精度の高い信号源を使用するか、または良好なコンデンサでピン5とピン8をバイパスすると、リミッタPSRRが改善されます。

- 抵抗分圧器に使用する抵抗の許容誤差範囲も同様に誤差の支配要因となります。1%抵抗を使用して下さい。

以下に説明するその他の誤差要因についても配慮する必要がありますが、リミッタのDC精度に対して及ぼす影響度はあまり大きくありません。

- リミッタの入力バイアス電流によって発生するオフセットを低減します。抵抗分圧器に使用する抵抗を選択する際には、上記の説明に従ってください。
- 信号パスのDC誤差が使用する出力振幅の不安定性の一因であることを考慮して下さい。
- 「オフセット電圧調整」のセクションで説明する方法を利用して、オペアンプの出力オフセット電圧を低減します。
- リミッタのオフセット電圧が原因で、ほんのわずかですがリミッタの精度が劣化します。

リミッタの歪み性能に対する影響度を図9に示します。事実上、リミッタ電圧に達するまで出力電圧振幅に直線性の劣化は認められません。




図9. リミット電圧付近の高調波歪み

オフセット電圧調整

図10に示す回路を利用することで、オフセット温度ドリフトを劣化させずにオフセットを調整することが可能です。この回路を使用する際には、不注意により電源ノイズがオペアンプに結合しないよう十分配慮してください。

アンプの入力バイアス電流によってオフセット誤差が増加する可能性がある点にも注意してください。可能な限り抵抗 R_3 を使用して、両方のDC入力バイアス電流によって発生する抵抗値のマッチングをとってください。この方法により、入力オフセット電流が原因で発生する出力オフセット電圧を最小限に抑えられます。




図10. オフセット電圧調整

出力ドライブ

OPA688の性能は、A/Dコンバータなどの500Ω負荷をドライブするように最適化されています。非常に良好な性能で100Ω負荷をドライブすることも可能です(仕様は500Ω負荷で示されています)。したがって、OPA688は幅広い高周波アプリケーションに理想的です。

A/Dコンバータのドライブなどの数多くの高速アプリケーションでは、出力インピーダンスの低いオペアンプが必要です。出力インピーダンス対周波数の性能曲線に示すように、OPA688は広い周波数範囲で非常に低い閉ループ出力インピーダンス特性を維持しています。ループ・ゲインは周波数の増加に応じて減少する

ので、閉ループ出力インピーダンスは周波数の増加に応じて高くなります。

熱に関する考察

OPA688はほとんどの動作条件でヒート・シンクを用意する必要はありません。以下に説明するように、最大許容接合部温度によって内部消費電力の最大許容値が設定されます。接合部温度の最大値が+175 °Cを超えることが絶対にないように注意してください。

内部消費電力(P_D)のトータル値は、無信号時の消費電力(P_{DQ})と出力段で負荷電力を供給するために消費される追加電力(P_{DL})の和です。 P_{DQ} は無負荷時の電源電流をデバイスの電源電圧のトータル値に乘算した値です。 P_{DL} は必要な出力信号と負荷に応じて変動します。グランド接続の抵抗性負荷およびまったく等しいバイポーラ電源の場合には、出力が各電源電圧の1/2に等しい電圧に固定されているときに P_{DL} が最大になります。この条件下で $P_{DL} = V_S^2 / (4R_L)$ の関係式が成り立ちます。ここで、 R_L には帰還ネットワーク負荷が含まれます。内部消費電力を決定するのは出力段における消費電力であって、負荷に対する消費電力ではない点に注意してください。

動作接合部温度を求める数式は、 $T_J = T_A + P_D \theta_{JA}$ となります。ここで T_A は周囲温度を示します。

例えば $G = +2$ 、 $R_{FB} = 402\Omega$ 、 $R_L = 100\Omega$ 、 $\pm V_S = \pm 5V$ および T_A の最大値 = +85 °Cの条件下でのOPA688Uの T_J 最大値は下記の数式で求められます。

$$\begin{aligned} P_{DQ} &= (10V \cdot 20mA) = 200mW \\ P_{DL} &= \frac{(5V)^2}{4 \cdot (100\Omega \parallel 804\Omega)} = 70mW \\ P_D &= 200mW + 70mW = 270mW \\ T_J &= 85 + 270mW \cdot 125 / W = 119 \end{aligned}$$

容量性負荷

フラッシュ型A/Dコンバータなどの容量性負荷が要因となってアンプの位相マージンが減少し、これによって高周波ピーキングや発振が発生する可能性があります。2pFを超える容量性負荷は、図11に示すように出力に直列に小さな値の抵抗を接続して分離することが必要です。ゲインを+2よりも高く設定すると、位相マージンが増加するので容量性負荷ドライブ能力が改善されます。

一般的に、最適な高周波数性能を達成するためには、容量性負荷を最小限に抑えることが必要です。同軸ケーブル、つまり伝送ラインがその特性インピーダンスで終端されていれば、同軸ケーブルの容量(RG-58の場合で1フィート当たり29pF)がアンプの負荷になることはありません。




図11. 容量性負荷のドライブ

周波数応答の補償

OPA688はユニティ・ゲインで安定するように内部補償されており、ゲインが+2の場合の位相マージン公称値は 60° です。ゲインを+2よりも高くすると、位相マージンとピーキング特性が改善されます。帯域幅を制限する目的では-1の反転ゲインが+2のゲインと等価である点(すなわち、ノイズ・ゲイン=2)に注意してください。

このデバイスには標準的な外部補償技術を適用することができます。例えば反転構成では、反転入力ノードとグランド間に直列RCネットワークを接続することで反転ゲインを変更せずに帯域幅が制限されます。この方法には高周波数領域でノイズ・ゲインを高くする効果があり、これにより帯域幅が制限されます。

高ゲインで広帯域幅を維持するには、複数個のオペアンプをカスケード接続するか、高ゲインに最適化されたOPA689をご検討下さい。

フォトダイオードによるトランスインピーダンス・アンプなどのように大きな値の帰還抵抗が必要なアプリケーションでは、反転入力とグランド間の寄生容量によってピーキングまたは発振が発生します。この影響を補償するには、帰還抵抗と並列に小さな容量のコンデンサを接続してください。帰還抵抗とこのコンデンサによって形成される極により帯域幅が制限されます。その他の高ゲイン・アプリケーションでは、寄生容量によって設定されるRC時定数を小さくするために3個の抵抗で構成するT型ネットワークを使用してください。この帰還ネットワークによって発生するノイズ・レベルに注意が必要です。

パルス・セトリングタイム

OPA688はパルス入力にตอบสนองして非常に高速にセトリングする能力を備えています。最良のセトリングタイムを確保するためには、周波数応答の平坦性と位相の直線性が必要です。A/Dコンバータなどの容量性負荷の場合には、 R_s 対容量性負荷の性能曲線に示す推奨値の R_s を使用してください。非常に高精度なファイン・スケール・セトリング(0.01%)が要求される場合には、電源デカップリング・コンデンサのグランド帰路電流に対して十分な注意が必要です。オーバー・ドライブからの復帰時のパルス入力セトリング特性は非常に良好です。

歪み

OPA688の歪み性能は、A/Dコンバータなどの 500Ω 負荷に対して規定されています。図12に示すようにより小さな値の抵抗で負荷をドライブすると、歪みが大きくなります。負荷抵抗値の計算には帰還ネットワークを含む点に注意してください。





図12. 5MHzにおける高調波歪み対負荷抵抗値

外観

パッケージ番号006 - 8ピン・プラスチックDIP




DIM	INCHES MIN. MAX.	MILLIMETERS MIN. MAX.	N	DIM	INCHES MIN. MAX.	MILLIMETERS MIN. MAX.	N
A	— .210	— 5.33	3	eC	.000 .060	0.00 1.52	6
A1	.015 —	0.38 —	3	L	.115 .150	2.92 3.81	3
A2	.115 .195	2.92 4.95		N	8	8	7
b	.014 .022	0.36 0.56					
b2	.045 .070	1.14 1.78	9				
b3	.030 .045	0.76 1.14	9				
c	.008 .014	0.20 0.36					
D	.355 .400	9.02 10.16	4				
D1	.005 —	0.13 —	4				
E	.300 .325	7.62 8.26	5				
E1	.240 .280	6.10 7.11	4				
e	.100 BASIC	2.54 BASIC					
eA	.300 BASIC	7.63 BASIC	5				
eB	— .430	— 10.92	6				

- NOTES:
1. ALL DIMENSIONS ARE IN INCHES.
 2. DIMENSIONING AND TOLERANCING PER ANSI Y14.5M-1982.
 3. DIMENSIONS A, A1, AND L ARE MEASURED WITH THE PACKAGE SEATED IN JEDEC SEATING PLANE GAUGE GS-3.
 4. D, D1, AND E1 DIMENSIONS DO NOT INCLUDE MOLD FLASH OR PROTRUSIONS. MOLD FLASH OR PROTRUSIONS SHALL NOT EXCEED .010 (0.25mm).
 5. E AND eA MEASURED WITH THE LEADS CONSTRAINED TO BE PERPENDICULAR TO DATUM $\overline{C-C}$.
 6. eB AND eC ARE MEASURED AT THE LEAD TIPS WITH THE LEADS UNCONSTRAINED.
 7. N IS THE MAXIMUM OF TERMINAL POSITIONS.

8. POINTED OR ROUNDED LEAD TIPS ARE PREFERRED TO EASE INSERTION.
9. b2 AND b3 MAXIMUM DIMENSIONS DO NOT INCLUDE DAMBAR PROTRUSIONS. DAMBAR PROTRUSIONS SHALL NOT EXCEED .010 (0.25mm).
10. DISTANCE BETWEEN LEADS INCLUDING DAMBAR PROTRUSIONS TO BE .005 (0.13mm) MINIMUM.
11. A VISUAL INDEX FEATURE MUST BE LOCATED WITHIN THE CROSS-HATCHED AREA.
12. FOR AUTOMATIC INSERTION, ANY RAISED IRREGULARITY ON THE TOP SURFACE (STEP, MESA, ETC.) SHALL BE SYMMETRICAL ABOUT THE LATERAL AND LONGITUDINAL PACKAGE CENTERLINES.

PACKAGE NUMBER: ZZ006 REV.: E
JEDEC NUMBER: MS-001-BA

パッケージ番号182 - 8ピンSOP



DIM	INCHES MIN. MAX.	MILLIMETERS MIN. MAX.	N	DIM	INCHES MIN. MAX.	MILLIMETERS MIN. MAX.	N
A	.0532 .0688	1.35 1.75					
A1	.004 .0098	0.10 0.23					
B	.013 .020	0.33 0.51	7				
C	.0075 .0098	0.20 0.25					
D	.189 .1968	4.80 4.98	2				
E	.1497 .1574	3.80 4.00	3				
e	.050 BASIC	1.27 BASIC					
H	.2284 .244	5.80 6.20					
h	.0099 .0196	0.25 0.50	4				
L	.016 .050	0.41 1.27	5				
N	8	8	6				
α	0° 8°	0° 8°					

- NOTES:
1. DIMENSIONING AND TOLERANCING PER ANSI Y14.5M-1982.
 2. DIMENSION D DOES NOT INCLUDE MOLD FLASH, PROTRUSIONS OR GATE BURRS. MOLD FLASH, PROTRUSIONS AND GATE BURRS SHALL NOT EXCEED .006 IN. (0.15 mm) PER SIDE.
 3. DIMENSION E DOES NOT INCLUDE INTER-LEAD FLASH OR PROTRUSIONS. INTER-LEAD FLASH AND PROTRUSIONS SHALL NOT EXCEED .010 IN. (0.25 mm) PER SIDE.
 4. THE CHAMFER ON THE BODY IS OPTIONAL. IF IT IS NOT PRESENT,

5. L IS THE LENGTH OF TERMINAL FOR SOLDERING TO A SUBSTRATE.
6. N IS THE NUMBER OF TERMINAL POSITIONS.
7. THE LEAD WIDTH B, AS MEASURED .014 IN. (0.36 mm) OR GREATER ABOVE THE SEATING PLANE, SHALL NOT EXCEED A MAXIMUM VALUE OF .024 IN. (0.61 mm).
8. LEAD TO LEAD COPLANARITY SHALL BE LESS THAN .004 IN. (0.10 mm) FROM SEATING PLANE.

PACKAGE NUMBER: ZZ182 REV.: H
JEDEC NUMBER: MS-012-AA