

SpeedPLUS™ 広帯域、固定ゲイン ディスエーブル機能付きバッファ・アンプ

特 長

- 内部固定ゲイン：+2または±1
- 高帯域 (G = +2)：240MHz
- 低電源電流：6mA
- 低ディスエーブル時電流：320μA
- 高出力電流：150mA
- 出力電圧スイング：±4.0V
- ±5Vまたは単一+5V電源
- 6ピンSOT-23でも供給

概 要

OPA682は、使いやすい広帯域固定ゲイン型バッファ・アンプです。外部の接続に従って、固定ゲイン+2ビデオ・バッファまたはゲイン+1/-1電圧バッファを内部抵抗回路を使って提供します。OPA682は、6mAという非常に低い電源電流で動作しながら、通常はより高い電源電流でしか得られないようなスルーレートと出力電力を実現します。また、新しい出力段アーキテクチャにより、最小限のヘッドルームとクロスオーバー歪で高い出力電流を供給するため、優れた単一電源動作が得られます。+5V単一電源を使用した場合、OPA682は100mAを超えるドライブ電流と200MHzの帯域幅で1Vから4Vの出力スイングを提供します。これらの機能の組み合わせにより、OPA682はRGBライン・ドライバまたは単一電源ADC入力ドライバとして理想的です。


アプリケーション

- 広帯域ビデオ・ライン・ドライバ
- ビデオ・マルチプレクサ
- マルチライン・ビデオDA
- ポータブル計測装置
- ADCバッファ
- アクティブフィルタ

OPA682の6mAという低い電源電流は25℃で精密にトリムされています。このトリムに加え、温度変化によるドリフトも小さいため、室温での公称電源電流だけを示す競合製品よりも低い最大電源電流が保証されます。オプションのディスエーブル制御ピンを使用すれば、システム電力をさらに低減することができます。このディスエーブル・ピンをオープンにするか「ハイ」に維持すると、通常の動作が行われます。このピンを「ロー」にすると、OPA682の電源電流は320μA以下に減少し、出力はハイ・インピーダンス状態になります。この機能は、省電力化のために、またはビデオMUXアプリケーションに対して使用できます。

OPA682関連製品

	シングル	デュアル	トリプル
電圧帰還	OPA680	OPA2680	OPA3680
電流帰還	OPA681	OPA2681	OPA3681
固定ゲイン	OPA682	OPA2682	OPA3682



240MHz、4出力コンポーネント・ビデオDA

仕様：V_S = ±5V

特に記述のない限り、G = +2(–INを接地)、R_L = 100Ω(AC性能のみ図1)です。

パラメータ	条件	OPA682P, U, N						テスト レベル ²⁾
		標準	保証 ¹⁾					
			+25	+25	0 ~ 70	−40 ~ +85	単位	
AC性能(図1)								
小信号帯域幅(V _o < 0.5Vp-p)	G = +1	330				MHz	typ	C
	G = +2	240	220	210	190	MHz	min	B
	G = −1	220				MHz	typ	C
0.1dBのゲイン平坦性が得られる帯域幅	G = +2、V _o < 0.5Vp-p	150	50	45	45	MHz	min	B
ゲイン+1のピーク	V _o < 0.5Vp-p	0.8	2	4		dB	max	B
大信号帯域幅	G = +2、V _o = 5Vp-p	210				MHz	typ	C
スルーレート	G = +2、4Vステップ	2100	1600	1600	1200	V/μs	min	B
立ち上がり/立ち下がり時間	G = +2、V _o = 0.5Vステップ	1.7				ns	typ	C
	G = +2、V _o = 5Vステップ	2.0				ns	typ	C
セトリング時間(0.02%まで)	G = +2、V _o = 2Vステップ	12				ns	typ	C
(0.1%まで)	G = +2、V _o = 2Vステップ	8				ns	typ	C
高調波歪	G = +2、f = 5MHz、V _o = 2Vp-p							
2次高調波	R _L = 100Ω	−69	−62	−59	−57	dBc	max	B
	R _L ≥ 500Ω	−79	−70	−67	−65	dBc	max	B
3次高調波	R _L = 100Ω	−84	−75	−71	−69	dBc	max	B
	R _L ≥ 500Ω	−95	−82	−76	−74	dBc	max	B
入力電圧雑音	f > 1MHz	2.2	3.0	3.4	3.6	nV/√ Hz	max	B
非反転入力電流雑音	f > 1MHz	12	14	15	15	pA/√ Hz	max	B
反転入力電流雑音	f > 1MHz	15	18	18	19	pA/√ Hz	max	B
微分ゲイン	NTSC、R _L = 150Ω	0.001				%	typ	C
	NTSC、R _L = 37.5Ω	0.008				%	typ	C
微分位相	NTSC、R _L = 150Ω	0.01				deg	typ	C
	NTSC、R _L = 37.5Ω	0.05				deg	typ	C
DC性能 ³⁾								
ゲイン誤差	G = +1	±0.2				%	typ	C
	G = +2	±0.3	±1.5			%	max	A
	G = −1	±0.2	±1.5			%	max	B
内部R _F およびR _O								
最大		400	480	510	520	Ω	max	A
最小		400	320	310	290	Ω	min	A
平均ドリフト			0.13	0.13	0.13	%/	max	B
入力オフセット電圧	V _{CM} = 0V	±1.3	±5	±6.5	±7.5	mV	max	A
平均オフセット電圧ドリフト	V _{CM} = 0V			+35	+40	μV/	max	B
非反転入力バイアス電流	V _{CM} = 0V	+30	+55	±65	±85	μA	max	A
平均非反転入力バイアス電流ドリフト	V _{CM} = 0V			−400	−450	nA/	max	B
反転入力バイアス電流	V _{CM} = 0V	±10	±40	±50	±55	μA	max	A
平均反転入力バイアス電流ドリフト	V _{CM} = 0V			−125	−150	nA/	max	B
入力								
同相モード入力レンジ		±3.5	±3.4	±3.3	±3.2	V	min	A
非反転入力インピーダンス		100 2				kΩ pF	typ	C
出力								
電圧出力シング	無負荷	±4.0	±3.8	±3.7	±3.6	V	min	A
	100Ω負荷	±3.9	±3.7	±3.6	±3.3	V	min	A
電流出力、ソース		+190	+160	+140	+80	mA	min	A
シンク		−150	−135	−130	−80	mA	min	A
閉ループ出力インピーダンス	G = 2、f = 100kHz	0.03				Ω	typ	C

このデータシートに記載されている情報は、信頼しうるものと考えておりますが、不正確な情報や記載漏れ等に関して弊社は責任を負うものではありません。情報の使用について弊社は責任を負えませんので、各ユーザの責任において御使用下さい。価格や仕様は予告なしに変更される場合がありますのでご了承下さい。ここに記載されているいかなる回路についても工業所有権その他の権利またはその実施権を付与したり承諾したりするものではありません。弊社は弊社製品を生命維持に関する機器またはシステムに使用することを承認しまたは保証するものではありません。

仕様：V_S = ±5V(続き)

特に記述のない限り、G = +2(−INを接地)、R_L = 100Ω(AC性能のみ図1)です。

パラメータ	条件	OPA682P, U, N						テスト レベル ⁽²⁾
		標準	保証 ⁽¹⁾					
		+25	+25	0 ~ 70	−40 ~ +85	単位	最大/ 最小	
ディスエーブル/パワーダウン(DISピン)								
パワーダウン電源電流(+V _S)	V _{DIS} = 0	−320				μA	typ	C
ディスエーブル時間		100				ns	typ	C
イネーブル時間		25				ns	typ	C
オフアイソレーション	G = +2、5MHz	70				dB	typ	C
ディスエーブル時出力容量		4				pF	typ	C
オン時グリッチ	G = +2、R _L = 150Ω	±50				mV	typ	C
オフ時グリッチ	G = +2、R _L = 150Ω	±20				mV	typ	C
イネーブル電圧		3.3	3.5	3.6	3.7	V	min	A
ディスエーブル電圧		1.8	1.7	1.6	1.5	V	max	A
制御ピン入力バイアス電流	V _{DIS} = 0	100	160	160	160	μA	max	A
電源								
仕様動作電圧		±5				V	typ	C
最大動作電圧レンジ			±6	±6	±6	V	max	A
最大無信号時電流	V _S = ±5V	6	6.4	6.5	6.6	mA	max	A
最小無信号時電流	V _S = ±5V	6	5.6	5.5	5.0	mA	min	A
電源除去比(−PSRR)	入力換算	58	52	50	49	dB	typ	C
温度範囲								
仕様：P、U、N		−40 ~ +85					typ	C
熱抵抗、θ _{JA}								
P 8ピンDIP		100				/W	typ	C
U 8ピンSOP		125				/W	typ	C
N 6ピンSOT-23		150				/W	typ	C

注：(1)低温度制限値および25 °Cでの保証仕様については、接合部温度 = 周囲温度です。高温温度制限値での保証仕様については、接合部温度 = 周囲温度+23 °Cです。
(2)テストレベル：(A)25 °Cで100%テストを実施。特性評価とシミュレーションによって全温度範囲の制限値を設定。(B)特性評価とシミュレーションによって制限値を設定。(C)標準値は参考用としてのみ使用。(3)ノードから出力される電流の極性を正とします。V_{CM}は入力同相モード電圧です。

仕様：V_S = +5V

特に記述のない限り、G = +2(0.1μFを介して-INを接地)、V_S/2に対してR_L = 100Ω(AC性能のみ図2)です。

パラメータ	条件	OPA682P, U, N						テスト レベル ²⁾
		標準	保証 ¹⁾					
			+25	+25	0 ~ 70	-40 ~ +85	単位	
AC性能(図2)								
小信号帯域幅(V _O < 0.5Vp-p)	G = +1	290				MHz	typ	C
	G = +2	220	180	140	110	MHz	min	B
	G = -1	200				MHz	typ	C
0.1dBのゲイン平坦性が得られる帯域幅	G = +2、V _O < 0.5Vp-p	100	50	35	23	MHz	min	B
ゲイン+1のピーク	V _O < 0.5Vp-p	0.4	2	4		dB	max	B
大信号帯域幅	G = +2、V _O = 2Vp-p	210				MHz	typ	C
スルーレート	G = +2、2Vステップ	830	700	680	570	V/μs	min	B
立ち上がり/立ち下がり時間	G = +2、V _O = 0.5Vステップ	1.5				ns	typ	C
	G = +2、V _O = 2Vステップ	2.0				ns	typ	C
セトリング時間(0.02%まで)	G = +2、V _O = 2Vステップ	14				ns	typ	C
(0.1%まで)	G = +2、V _O = 2Vステップ	9				ns	typ	C
高調波歪	G = +2、f = 5MHz、V _O = 2Vp-p							
2次高調波	R _L = 100Ω ~ V _S /2	-62	-56	-55	-53	dBc	max	B
	R _L ≥ 500Ω ~ V _S /2	-69	-62	-61	-59	dBc	max	B
3次高調波	R _L = 100Ω ~ V _S /2	-71	-64	-63	-61	dBc	max	B
	R _L ≥ 500Ω ~ V _S /2	-73	-68	-67	-65	dBc	max	B
入力電圧雑音	f > 1MHz	2.2	3.0	3.4	3.6	nV/√ Hz	max	B
非反転入力電流雑音	f > 1MHz	12	14	14	15	pA/√ Hz	max	B
反転入力電流雑音	f > 1MHz	15	18	18	19	pA/√ Hz	max	B
DC性能 ³⁾								
ゲイン誤差	G = +1	±0.2				%	typ	C
	G = +2	±0.3	±1.5			%	max	A
	G = -1	±0.2	±1.5			%	max	B
内部R _f およびR _o								
最大		400	480	510	520	Ω	max	B
最小		400	320	310	290	Ω	min	B
平均ドリフト			0.13	0.13	0.13	%/	max	B
入力オフセット電圧	V _{CM} = 2.5V	±1	±5	±6	±7	mV	max	A
平均オフセット電圧ドリフト	V _{CM} = 2.5V			+15	+20	μV/	max	B
非反転入力バイアス電流	V _{CM} = 2.5V	+40	+65	+75	+95	μA	max	A
平均非反転入力バイアス電流ドリフト	V _{CM} = 2.5V			-300	-350	nA/	max	B
反転入力バイアス電流	V _{CM} = 2.5V	±5	±20	±25	±35	μA	max	A
平均反転入力バイアス電流ドリフト	V _{CM} = 2.5V			-125	-175	nA/	max	B
入力								
最小正入力電圧		1.5	1.6	1.7	1.8	V	max	B
最大正入力電圧		3.5	3.4	3.3	3.2	V	min	B
非反転入力インピーダンス		100 2				kΩ pF	typ	C
出力								
最大正出力電圧	無負荷	4.0	3.8	3.7	3.5	V	min	A
	R _L = 100Ω	3.9	3.7	3.6	3.4	V	min	A
最小正出力電圧	無負荷	1.0	1.2	1.3	1.5	V	max	A
	R _L = 100Ω	1.1	1.3	1.4	1.6	V	max	A
電流出力、ソース		+150	+110	+110	+60	mA	min	A
シンク		-110	-75	-70	-50	mA	min	A
閉ループ出力インピーダンス	G = 2、f = 100kHz	0.03				Ω	typ	C

仕様：V_S = +5V(続き)

特に記述のない限り、G = +2(0.1μFを介して-INを接地)、V_S/2に対してR_L = 100Ω(AC性能のみ図2)です。

パラメータ	条件	OPA682P, U, N						テスト レベル ²⁾
		標準	保証 ⁽¹⁾					
			+25	+25	0 ~ 70	−40 ~ +85	単位	
ディスエーブル/パワーダウン($\overline{\text{DIS}}$ ピン)								
パワーダウン電源電流(+V _S)	V _{DIS} = 0	−270				μA	typ	C
ディスエーブル時間		100				ns	typ	C
イネーブル時間		25				ns	typ	C
オフアイソレーション	G = +2, 5MHz	65				dB	typ	C
ディスエーブル時出力容量		4				pF	typ	C
オン時グリッチ	G = +2, R _L = 150Ω, V _{IN} = 2.5V	±50				mV	typ	B
オフ時グリッチ	G = +2, R _L = 150Ω, V _{IN} = 2.5V	±20				mV	typ	B
イネーブル電圧		3.3	3.5	3.6	3.7	V	min	B
ディスエーブル電圧		1.8	1.7	1.6	1.5	V	max	B
制御ピン入力バイアス電流($\overline{\text{DIS}}$)	V _{DIS} = 0	100				μA	typ	C
電源								
仕様に規定された単一電源動作電圧		5				V	typ	C
最大単一電源動作電圧			12	12	12	V	max	A
最大無信号時電流	V _S = +5V	4.8	5.3	5.4	5.4	mA	max	A
最小無信号時電流	V _S = +5V	4.8	4.1	3.7	3.6	mA	min	A
電源除去比(+PSRR)	入力換算	50				dB	typ	C
温度範囲								
仕様：P、U、N		−40 ~ +85					typ	C
熱抵抗、 θ_{JA}								
P 8ピンDIP		100				/W	typ	C
U 8ピンSOP		125				/W	typ	C
N 6ピンSOT-23		150				/W	typ	C

注：(1)低温度制限値および25 での保証仕様については、接合部温度 = 周囲温度です。高温制限値での保証仕様については、接合部温度 = 周囲温度+23 です。
(2)テストレベル：(A)25 で100%テストを実施。特性評価とシミュレーションによって全温度範囲の制限値を設定。(B)特性評価とシミュレーションによって制限値を設定。(C)標準値は参考用としてのみ使用。(3)ノードから出力される電流の極性を正とします。V_{CM}は入力同相モード電圧です。

絶対最大定格

電源電圧	±6.5VDC
内部消費電力 ⁽¹⁾	「熱の解析」を参照
差動入力電圧	±1.2V
入力電圧範囲	±V _S
保存温度範囲：P、U、N	-40 ~ +125
リード温度（10秒間の半田付け）	+300
接合部温度（T _J ）	+175

注：（1）仕様のθ_{JA}に基づいてパッケージをディレーティングする必要があります。最大T_Jを超えないようにして下さい。



静電気放電対策

静電気放電はわずかな性能の低下から完全なデバイスの故障に至るまで、様々な損傷を与えます。すべての集積回路は、適切なESD保護方法を用いて、取扱いと保存を行うようにして下さい。高精度の集積回路は、損傷に対して敏感であり、極めてわずかなパラメータの変化により、デバイスに規定された仕様に適合しなくなる場合があります。

ピン配置

Top View

DIP/SO-8

NC: No Connection

Top View

SOT23-6

Pin Orientation/Package Marking







パッケージ情報/ご発注の手引き

モデル	パッケージ	パッケージ図番号 ⁽¹⁾	温度範囲	パッケージ・マーキング	発注番号 ⁽²⁾	供給時の状態
OPA682P	8ピン・プラスチックDIP	006	-40 ~ +85	OPA682P	OPA682P	マガジン
OPA682U	8ピンSOP	182	-40 ~ +85	OPA682U	OPA682U	マガジン
OPA682U	8ピンSOP	182	-40 ~ +85	OPA682U	OPA682U/2K5	テーブリール
OPA682N	6ピンSOT-23	332	-40 ~ +85	A82	OPA682N/250	テーブリール
OPA682N	6ピンSOT-23	332	-40 ~ +85	A82	OPA682N/3K	テーブリール

注：（1）詳細図および寸法表は、データシートの巻末を参照して下さい。（2）スラッシュ（/）の付いたモデルは、その後に示される数量を単位として、テーブリールでのみ供給されます（例えば、/2K5は2,500個で1リールであることを示します）。「OPA682U/2K5」をご発注の場合、2,500個入りのテーブリールが1本納入されます。







代表的性能曲線： $V_S = \pm 5V$

特に記述のない限り、 $G = +2$ 、 $R_L = 100\Omega$ です(図1を参照)。









代表的性能曲線： $V_S = \pm 5V$

特に記述のない限り、 $G = +2$ 、 $R_L = 100\Omega$ です(図1を参照)。









代表的性能曲線： $V_S = \pm 5V$

特に記述のない限り、 $G = +2$ 、 $R_L = 100\Omega$ です(図1を参照)。









代表的性能曲線： $V_S = \pm 5V$

特に記述のない限り、 $G = +2$ 、 $R_L = 100\Omega$ です(図1を参照)。








代表的性能曲線： $V_S = +5V$

特に記述のない限り、 $G = +2$ 、 $V_{CM} = +2.5V$ に対して $R_L = 100\Omega$ です(図2を参照)。



代表的性能曲線： $V_S = +5V$

特に記述のない限り、 $G = +2$ 、 $V_{CM} = +2.5V$ に対して $R_L = 100\Omega$ です(図2を参照)。



使用上の注意

広帯域バッファ動作

OPA682は、広帯域電流帰還オペアンプの優れたAC性能を、直線性の高い高電力出力段とともに提供します。内部抵抗 R_F および R_G により、外部抵抗を使用せずに+2、+1、-1の3種類のゲインを簡単に選択することができます。OPA682は、6mAという低い無信号時電流で、一方の電源レールから1V以内の範囲にシングし、135mAを超える電流を供給します(室温での保証値)。この低い出力ヘッドルーム条件と電源から独立したバイアスにより、優れた単一(+5V)電源動作が得られます。単一+5V電源を使用して、OPA682は200MHz以上の帯域幅で100Ωの抵抗に2Vp-p出力をドライブします。従来の昇圧出力段アンプでは、一般に出力電流がゼロを通過するときの大きなクロスオーバー歪が問題となりました。OPA682はそれに匹敵する電力ゲインをより良好な直線性で達成します。電圧帰還型アンプと比べて、電流帰還型アンプの最大の利点はAC性能(帯域幅および歪)が信号ゲインから比較的独立していることです。

図1に、±5Vの仕様と代表的性能曲線の測定に使用される、DC結合でゲインが+2のデュアル電源回路の構成を示します。テストのために、対グランド抵抗を使って入力インピーダンスが50Ωに設定され、直列出力抵抗を使って出力インピーダンスが50Ωに設定されています。仕様に示される電圧シングは、入力および出力ピンで直接測定されたものであり、負荷電力(dBm)はマッチングされた50Ω負荷で定義されます。図1の回路の場合、合計の有効負荷は $100\Omega \parallel 800\Omega = 89\Omega$ になります。ディスエーブル制御ライン(DIS)は標準ではオープンにして、通常のアンプ動作を保証します。通常対グランドの電源デカップリング・コンデンサに加えて、2本の電源ピンの間に0.1μFのコンデンサを接続することができます。このオプションの追加コンデンサにより、2次高調波歪性能が一般に3dBから6dB向上します。

図2には、+5Vの仕様と代表的性能曲線の測定に使用される、AC結合でゲインが+2の単一電源回路の構成を示します。「レ




図1. DC結合、G = +2、バイポーラ電源の仕様とテスト回路

ル・ツール・レール設計ではないにもかかわらず、OPA682は他の非常に広帯域の電流帰還オペアンプに比べて、最小限の入出力電圧ヘッドルームしか必要としません。単一+5V電源によって、150MHz以上の帯域幅で3Vp-pの出力シングを供給します。広帯域単一電源動作で重要な要件は、入力と出力の両方で入出力信号シングを使用可能な電圧範囲内に保持することです。図2の回路では、+5V電源から単純な抵抗性分圧回路を使って入力中心バイアスを確立しています(2つの806Ω抵抗)。そして、入力信号がこの中心電圧バイアスにAC結合されます。入力電圧は各電源ピンから1.5V以内の範囲にシングし、電源ピンの間に中心を持つ2Vp-pの入力信号レンジが得られます。テストに使用されている入力インピーダンス・マッチング抵抗(57.6Ω)は、バイアス分圧回路の並列コンビネーションが含まれるときに50Ωの入力マッチングを得るように調整されています。ゲイン抵抗(R_G)はAC結合され、回路に+1のDCゲインを与えます。これにより、入力DCバイアス電圧(2.5V)が出力上でも得られます。ここでも、単一+5V電源では、出力電圧は各電圧ピンから1V以内の範囲にシングすることができ、80mAを超える出力電流を供給します。この特性評価回路では、中心バイアスに対して厳しい100Ω負荷が使用されています。OPA682で使用する新しい出力段は、+5V電源の3次高調波歪のグラフに示されるように、最小のクロスオーバー歪でこの中心負荷に大きなバイポーラ出力電流を供給できます。




図2. AC結合、G = +2、単一電源の仕様とテスト回路

単一電源A/Dコンバータ・インターフェース

最新の高性能A/Dコンバータ(バー・ブラウンADS8xxおよびADS9xxシリーズなど)は、単一+5V(またはそれ以下)の電源で動作します。単一電源オペアンプにとって、5MHzを超える信号周波数に対してADC入力で低歪の入力信号を供給することは非常に困難でした。OPA682は、その高いスルーレート、優れた出力シング、および高い直線性により、理想的な単一電源ADCドライバとなります。図3に、10ビット、60MSPSの超高性能CMOSコンバータに対する入力インターフェースの例を示します。

図3の回路において、OPA682は240MHzの帯域幅を提供し、+2の信号ゲインにおいて2Vp-pの出力スイングで動作します。非反転入力バイアス電圧は、内部ADCリファレンス・ラダーの上端と下端の間で分圧することにより、ADC信号レンジの中心に設定されます。AC結合されたゲイン抵抗(R_G)により、このバイアス電圧は出力に対して+1のゲインを持ち、出力電圧スイングも同様に中心に設定されます。コンバータ上でアナログ入力周波数20MHzおよびクロック・レート60MSPSでテストした性能として、58dBcを超えるSFDRが得られています。

広帯域ビデオ・マルチプレクシング

ディスエーブル・ピンを含むビデオ・スピード・アンプの一般的なアプリケーションの1つとして、複数のアンプ出力をまとめて配線し、いくつかの可能なビデオ入力から1つを選択して信号ラインに供給する方法があります。この単純な「ワイヤードORビデオ・マルチプレクサ」は、図4に示すようにOPA682を使用して簡単に実現できます。

一般に、チャンネル切り替えはビデオ信号の同期時またはリトレース時に行われます。2つの入力はこの時点ではほぼ等しくなっています。OPA682の「メーク・ビフォア・ブレイク」ディス




図3. 広帯域、AC結合、単一電源A/Dドライバ




図4. 2チャンネル・ビデオ・マルチプレクサ

ケーブル特性により、図4に示すようなワイヤードOR回路を使用したときに常に1つのアンプがラインを制御することが保証されます。チャンネル間の遷移時にわずかな時間だけ入力両方ともオンになる可能性があるため、両出力は出力インピーダンス・マッチング抵抗(ここでは 68.1Ω)を介して結合されています。1つのチャンネルがディスエーブルになると、その帰還回路が出力インピーダンスの一部となり、ケーブルへ送られる信号を少しだけ減衰させます。マッチング抵抗は負荷において信号ゲインが+1になるように設定されますが、負荷での戻り損失は20dBを超えます。

また、このビデオ・マルチプレクサ接続(図4)では、非選択チャンネルの入力間での最大差動電圧が標準ビデオ信号レベルの最大定格である $\pm 1.2\text{V}$ を超えないことが保証されます。ディスエーブル付きのモデルでは、どのような場合においても差動入力電圧の絶対最大定格($\pm 1.2\text{V}$)を超えないようにするため、 V_{OUT} は必ず $\pm 2.6\text{Vp-p}$ より小さくしなければなりません。

「ディスエーブル動作」の項に、信号チャンネルに対して接地入力を使用したオン時およびオフ時のスイッチング・グリッチが一般に $\pm 50\text{mV}$ 以下であることが示されています。2つの出力間の切り替えの際(図4を参照)「メーク・ピフォア・ブレイク」ディスエーブル・タイミングにより、出力ラインは常にどちらか1つのアンプの制御下にあります。この場合、2つの0V入力に対するスイッチング・グリッチは20mV以下に低減されます。

遅延等化ローパスフィルタ

図5の回路は、 -3dB の帯域幅が20MHzの、グループ遅延等化を使用した5次バターワース・ローパスフィルタを実現しています。このフィルタは、固定正ゲインが1以上のアンプを使用したKRCアクティブ・フィルタ・トポロジに基づいています。

OPA682はこの種類のフィルタに適したアンプを構成できます。第1段は、 -1 のゲインによるグループ遅延イコライザです。第2段はQの高い極を持ち、最小部品感度を得るために $+2$ のゲインを使用します。また、第2段は実際の極を生成します。最終段はQの低い極を持ち、最小部品感度を得るために $+1$ のゲインを使用します。

部品値には、オペアンプの寄生的効果を補償するためにあらかじめ補正が加えられています。Qが低い極の部分を最後に置くことで通過帯域における雑音のピークを最小限に抑え、良好なダイナミック・レンジ性能を保持しています。

高精度電圧バッファ

図6の高精度バッファは、高DC精度と低1/f雑音というOPA227の特長をOPA682の高速性能と結合したものです。 $80.6\text{k}\Omega$ の抵抗により、高周波と低周波の公称ゲインが等しくなります。OPA682は32kHz付近でOPA227から動作を引き継ぎます。




図6. 高精度、広帯域、ユニティ・ゲイン・バッファ




図5. 遅延等化をもつバターワースLPフィルタ

デザインイン・ツール

デモボード

OPA682を使用した回路性能の初期評価を助けるために、いくつかのプリント基板(3種類のパッケージに対応)が供給されています。次の表に、各基板に関する情報をまとめています。

モデル	パッケージ	ボード部品番号
OPA682P	8ピンDIP	DEM-OPA68xP
OPA682U	8ピンSOP	DEM-OPA68xU
OPA682N	6ピンSOT-23	DEM-OPA68xN

デモボードについては、バー・ブラウンのフリーラインFAXまでお問い合わせ下さい。

マクロモデルとアプリケーション・サポート

SPICEを使った回路性能のコンピュータ・シミュレーションは、アナログ回路やシステムの性能解析にしばしば有用です。これは特に、寄生容量や寄生インダクタンスが回路性能に大きな影響を与える可能性があるビデオおよびRFアンプ回路に対して有効です。これらのモデルは、さまざまな動作条件下で小信号のACおよび過渡性能を予測するのに役立ちます。高調波歪や $dG/d\phi$ 特性の予測にはそれほど役立ちません。各モデルは、小信号AC性能についてパッケージ・タイプ間の区別は行いません。

動作上の注意

ゲイン設定

OPA682のゲイン設定は非常に簡単です。 $+2$ のゲインを設定する場合、 $-IN$ ピンを接地して $+IN$ ピンを信号でドライブします。 $+1$ のゲインを設定する場合、 $-IN$ ピンをオープンにして $+IN$ ピンを信号でドライブします。 -1 のゲインを設定する場合は、 $+IN$ ピンを接地して $-IN$ ピンを信号でドライブします。内部抵抗値(レシオではなく)が温度およびプロセスによって変化するため、外部抵抗を使ってゲインを変更することはお勧めしません。

出力電流および出力電圧

OPA682の出力電圧および出力電流の能力は、低コストのモノリシック・オペアンプでは卓越したものです。 25°C の無負荷条件下で、出力電圧は一方の電源レールに対して標準で 1V 以内の範囲でスイングします。保証スイング制限値は一方のレールから 1.2V 以内です。 15Ω の負荷(最小被試験負荷)に対して、 $\pm 135\text{mA}$ 以上を供給することが保証されています。

上記の仕様は電圧と電流の制限値を別々に考慮しています。多くのアプリケーションでは、電圧 $\times$ 電流、つまり VI 積の方が回路動作に密接に関わってきます。代表的性能曲線の「出力電圧および出力電流制限値」のグラフを参照して下さい。このグラフの X 軸と Y 軸はそれぞれゼロ電圧出力電流制限値とゼロ電流出力電圧制限値を示しています。グラフが最大内部消費電力 1W の「安全動作領域」で囲まれていることに注意すれば、この4つの象限はOPA682の出力ドライブ能力をより詳細に示すことがわかります。このグラフ上に抵抗負荷直線を重ね合わせると、OPA682は 25Ω では $\pm 2.5\text{V}$ 、 50Ω では $\pm 3.5\text{V}$ を、出力能力または 1W 消費制限を

超えることなくドライブできることが示されます。 100Ω の負荷直線(標準テスト回路負荷)は、代表的仕様に示される $\pm 3.9\text{V}$ の最大出力スイング能力を示しています。

温度に対する最小仕様出力電圧および出力電流は、低温の極限值でのワーストケース・シミュレーションによって設定されています。コールド・スタート時のみ、出力電流および出力電圧が保証表に示す値まで減少します。出力トランジスタが電力を供給すると、接合部温度が上昇して、 V_{BE} が減少し(使用可能な出力電圧スイングが大きくなる)、電流ゲインが増加(使用可能な出力電流が増加)します。定常状態動作では、使用可能な出力電圧および出力電流は、対温度仕様に示される値よりも常に大きくなります。これは、出力段の接合部温度が最小仕様動作周囲温度よりも高いためです。

出力段の直線性を最高に保つために、出力短絡保護は設けられていません。ほとんどのアプリケーションでは出力に直列マッチング抵抗を接続して、この抵抗の出力側が地絡した場合に内部消費電力を制限するため、通常は問題ありません。ただし、出力ピンがそれと隣接する正電源ピンに直接短絡されると、ほとんどの場合アンプが破壊されます。短絡保護を追加する必要がある場合は、電源ピンに小さな値の直列抵抗を接続することを考えて下さい。これにより、大きな出力負荷の場合は、使用可能な出力電圧スイングが小さくなります。各電源ピンに 5Ω の直列抵抗を接続すると、出力短絡時の内部消費電力が 1W 以下に減少し、 100mA までの任意の負荷電流に対して使用可能な出力電圧スイングは 0.5V だけ減少します。これらの電流制限抵抗の後には、必ず $0.1\mu\text{F}$ の電源デカップリング・コンデンサを直接電源ピンに配置して下さい。

容量性負荷のドライブ

オペアンプの負荷としてきわめて一般的で厳しい条件は、容量性負荷のドライブです。 A/D コンバータの入力には、 A/D の直線性を向上するために追加される外部キャパシタンスなど、しばしば容量性負荷が使用されます。OPA682のような開ループ・ゲインが大きい高速なアンプは、容量性負荷を出力ピンに直接接続したときの安定性の低下や周波数応答のピークにきわめて敏感です。アンプの開ループ出力抵抗を考慮すると、この容量性負荷が信号路に極を追加し、位相マージンが減少します。この問題には、各種の解決策が提案されています。基本的な問題が周波数応答の平坦性、パルス応答の忠実性または歪にある場合は、アンプの出力と容量性負荷の間に直列抵抗を挿入することにより帰還ループから容量性負荷を分離する方法が最も簡単で有効です。この方法は、ループ応答から極を除去するのではなく、極をシフトして高周波にゼロを追加します。追加されたゼロは、容量性負荷の極の位相ラグをキャンセルするように作用し、位相マージンが増加して安定性が改善されます。

推奨される R_s 対容量性負荷および負荷における周波数応答を代表的性能曲線に示します。寄生容量性負荷が 2pF より大きくなると、OPA682の性能が低下することがあります。長いプリント基板のパターン、ケーブルの不整合、複数デバイスの接続などの要因があると、すぐにこの値を超えてしまいます。常にこれらの影響を考慮し、OPA682の出力ピンのできるだけ近くに推奨される直列抵抗を追加して下さい(「基板レイアウトの指針」を参照)。

歪性能

OPA682は、 $\pm 5V$ 電源で 100Ω 負荷に対して良好な歪性能を示します。他のソリューションと比較して、OPA682は軽い負荷および(または)単一 $+5V$ 電源という条件下で抜群の性能を発揮します。一般に、基本信号が非常に高い周波数または電力レベルに達するまで、歪の原因のほとんどは2次高調波であり、3次高調波成分は無視できます。したがって2次高調波に焦点を絞れば、負荷インピーダンスを増加することで歪を直接改善できます。全体の負荷には帰還回路が含まれることに注意して下さい。これは、非反転構成(図1)では R_F と R_G の和であり、反転構成では単に R_F となります。また、2つの電源ピン(バイポーラ動作の場合)の間に電源デカップリング・コンデンサ($0.1\mu F$)を追加すると、2次歪が少し(3dBから6dB)改善されます。

ほとんどのオペアンプでは、出力電圧スイングの増加が高調波歪の増加に直接つながります。代表的性能曲線を見ると、2次高調波は2倍(予想値)よりやや低い割合で増加し、3次高調波は3倍(予想値)よりやや低い割合で増加しています。テスト電力が2倍になると、それと2次高調波との差は6dB(予想値)よりも少ない値だけ減少し、3次高調波との差は12dB(予想値)よりも少ない値だけ減少します。これは、ツー・トーン3次相互変調スプリアス(IM3)応答曲線でも示されています。3次スプリアス・レベルは低出力電力レベルでは極端に低くなります。出力段では、基本電力が非常に高いレベルに達した場合でも、3次スプリアス・レベルを引き続き低く維持します。代表的性能曲線に示されるように、スプリアス相互変調電力は従来のインタセプト・モデルによって予測されるようには増加しません。基本電力レベルが増加しても、ダイナミック・レンジが大きく減少することはありません。2つのトーンの中心が20MHzで、マッチングされた 50Ω 負荷に対して10dBm/トーンの場合(つまり、負荷の各トーンに対して2Vp-pであり、出力ピンでの全体の2トーン・エンベロープに対して8Vp-pが要求される場合)について、代表的性能曲線にはテスト・トーン電力レベルと3次相互変調スプリアス・レベルの間に62dBcの差が示されています。この優れた性能は、低い周波数で動作する際にはさらに向上します。

雑音性能

OPA682は電圧雑音項と電流雑音項をうまくバランスさせて、低出力雑音を実現しています。反転電流雑音($15pA/\sqrt{Hz}$)は以前のソリューションに比べて大きく減少し、入力電圧雑音($2.2nV/\sqrt{Hz}$)は、ほとんどの安定したユニティ・ゲイン広帯域電圧帰還オペアンプよりも低くなっています。この低い入力電圧雑音は、非反転入力電流雑音の高さ($12pA/\sqrt{Hz}$)と引き換えに実現されました。非反転ノードから見たACソース・インピーダンスが 100Ω 未満であれば、この電流雑音は出力雑音全体に対して大きな割合は占めません。オペアンプの入力電圧雑音項と2つの入力電流雑音項を結合した結果、OPA682を使用可能なゲイン設定で低い出力雑音が実現されます。図7に、すべての雑音項を含むオペアンプ雑音解析モデルを示します。このモデルでは、すべての雑音項を $nV/\sqrt{Hz}$ または $pA/\sqrt{Hz}$ の雑音電圧/電流密度としています。

全体の出力スポット雑音電圧は、すべての出力雑音電圧因子の2乗の和の平方根として計算されます。式1は、図7に示される項を使った出力雑音電圧の一般形を示すものです。




図7. 雑音モデル

式1

$$E_O = \sqrt{(E_{NI}^2 + (I_{BN}R_S)^2 + 4kTR_S)NG^2 + (I_{BI}R_F)^2 + 4kTR_F}NG$$

この式を雑音ゲイン($NG = (1 + R_F/R_G)$)で割ると、非反転入力における等価入力換算スポット雑音電圧が得られます。これを式2に示します。

式2

$$E_N = \sqrt{E_{NI}^2 + (I_{BN}R_S)^2 + 4kTR_S + \left(\frac{I_{BI}R_F}{NG}\right)^2 + \frac{4kTR_F}{NG}}$$

図1に示されるOPA682の回路と部品値に対してこれら2つの式を評価すると、全体の出力スポット雑音電圧として $8.4nV/\sqrt{Hz}$ 、全体の等価入力スポット雑音電圧として $4.2nV/\sqrt{Hz}$ が得られます。この全体の入力換算スポット雑音電圧は、オペアンプ電圧雑音のみに対する仕様の $2.2nV/\sqrt{Hz}$ よりも高い値です。これは、反転電流雑音と帰還抵抗の積によって出力に加えられた雑音を反映しています。

DC精度

OPA682は高ゲインで優れた帯域幅を提供し、パルスのセトリング時間は高速ですが、DC精度は中程度でしかありません。代表的仕様には、高速電圧帰還アンプに匹敵する入力オフセット電圧が示されています。しかし、2つの入力バイアス電流はいくぶん高めで、マッチングされていません。バイアス電流を打ち消す技術を使っても、OPA682の出力DCオフセットは減少しません。2つの入力バイアス電流が大きさと極性の両方で無関係であるため、各入力から見たソース・インピーダンスをマッチングして出力に加えられる誤差を低減しても効果はありません。ワーストケースの $+25^\circ C$ 入力オフセット電圧と2つの入力バイアス電流を使って図1の構成を評価すると、ワーストケースの出力オフセット範囲は次の式で与えられます。

$$\begin{aligned} & \pm (NG \cdot V_{OS(MAX)}) + (I_{BN} \cdot R_S / 2 \cdot NG) \pm (I_{BI} \cdot R_F) \\ & \text{ここで } NG = \text{非反転信号ゲイン} \\ & = \pm (2 \cdot 5.0mV) + (55\mu A \cdot 25\Omega \times 2) \pm (480\Omega \cdot 40\mu A) \\ & = \pm 10mV + 2.8mV \pm 19.2mV \\ & = -26.4mV \rightarrow +32.0mV \end{aligned}$$

非反転入力から見た抵抗をできるだけ小さくすると、最高のDCオフセット性能が得られます。

DC精度を大幅に向上するには、図6にある高精度バッファ回路を検討してください。

ディスエーブル動作

OPA682はオプションのディスエーブル機能があり、これを使ってシステムの電力を低減したり、簡単なチャンネル・マルチプレクシング動作を実現したりできます。DIS制御ピンをオープンにしておくと、OPA682は通常の動作を行います。ディスエーブルするには、この制御ピンを「ロー」にします。図8に簡略化したディスエーブル制御機能の内部回路を示します。




図8. 簡略化したディスエーブル制御回路

通常動作では、Q1へのベース電流は110kΩの抵抗を通じて供給され、15kΩの抵抗を通じて供給されるエミッタ電流が設定する電圧降下は、Q1のエミッタ内の2つのダイオードをオンにするには不十分です。 V_{DIS} が「ロー」になると、15kΩの抵抗を通じて追加の電流が流れ、最終的にこの2つのダイオードをオンにします(≈100μA)。この時点で、 V_{DIS} からさらに流れた電流はこれらのダイオードに流れ込み、Q1のエミッタ・ベース間電圧をほぼ0Vに保ちます。これによりQ1からのコレクタ電流が遮断され、アンプがオフになります。ディスエーブル・モードにおける電源電流は、図8の回路の動作に必要な分だけです。追加の回路によって、オンがオフよりも早く行われることが保証されます(メーク・ビフォア・ブレイク)。

ディスエーブルされると、出力ノードと入力ノードはハイ・インピーダンス状態になります。OPA682が+1のゲインで動作している場合、出力でのインピーダンスが非常に高くなり(4pF || 1MΩ)、信号の分離も優れています。+1より大きなゲインで動作している場合は、全体の帰還回路抵抗($R_F + R_G$)は出力側を振り返って見たインピーダンスとなりますが、回路の入出力間の分離はそれでも非常に優れています。ゲイン-1で構成された場合は、入力と出力が帰還回路抵抗($R_F + R_G$)を介して接続され、入出力間の分離は劣化します。

ディスエーブル動作における1つの重要なパラメータは、ディスエーブル・モードと通常モードの間で切り替えるときの出力グリッチです。図9に、図1の回路で入力信号を0Vに設定したときの出力グリッチを示しています。出力ピンにおけるグリッチ波形が V_{DIS} ピンの電圧とともに示されています。




図9. ディスエーブル/イネーブル・グリッチ

$\overline{DIS}$ 制御ラインの遷移エッジ・レート(dV/dt)がこのグリッチに影響します。図9のグラフでは、グリッチ振幅にそれ以上の減少が見られなくなるまでエッジ・レートを減少させています。この約1V/nsの最大スルーレートは、より高速のロジック・ラインから V_{DIS} ピンに簡単なRCフィルタを追加することで実現できます。極端に高速な遷移ロジックを使用した場合、ロジック・ゲートとDIS入力ピンの間に2kΩの直列抵抗を接続することで、 $\overline{DIS}$ ピン上の寄生入力容量だけを使って十分な帯域制限が提供され、なおかつ十分なロジック・レベル・スイングが確保されます。

熱の解析

OPA682は高い出力電力を提供するため、極端な動作条件のもとではヒートシンクまたはエアフローが必要になる場合があります。必要な最大接合部温度に従って、最大許容内部消費電力が次のように設定されます。いかなる場合でも、最大接合部温度が175℃を超えてはなりません。

動作接合部温度(T_J)は、 $T_A + P_D \times \theta_{JA}$ で与えられます。全体の内部消費電力(P_D)は、無信号時電力(P_{DQ})と出力段で負荷電力を供給するのに消費される追加電力(P_{DL})との和です。無信号時電力は、単に仕様の無負荷電源電流とデバイスにかかる全電源電圧の積です。 P_{DL} は必要な出力信号および負荷によって異なりますが、接地された抵抗性負荷に対しては、出力がどちらかの電源電圧の1/2に等しい電圧に固定されているときに最大となります(等値バイポーラ電源の場合)。この条件で、 $P_{DL} = V_S^2 / (4 \times R_L)$ となります(R_L は帰還回路負荷も含む)。

内部消費電力を決定するのは出力段における電力であって、負荷における電力ではないことに注意して下さい。

ワーストケースの例として、図1の回路のOPA682N(6ピンSOT-23パッケージ)が最大仕様周囲温度の+85℃で動作しDC + 2.5Vに対して接地された20Ω負荷をドライブ場合の最大 T_J を計算します。

$$P_{DQ} = 10V \times 7.2mA + 5^2 / (4 \times (20\Omega \parallel 800\Omega)) = 392mW$$

$$\text{最大 } T_J = +85^\circ C + (0.39W \times 150^\circ C/W) = 144^\circ C$$

それでも仕様の最大接合部温度よりずっと低い値ですが、システムの信頼性要件によってはさらに低い保証接合部温度が必要になります。これはワーストケースの内部消費電力であることを忘れないで下さい。実際の信号および負荷を使用して P_{DL} を計算する必要があります。最大許容内部消費電力が生じるのは、負荷

によって正の出力電圧に対して電流が出力に強制的に流されるか、負の出力電圧に対して出力から電流が流れ込んだ場合です。この結果、大きな内部電圧降下によって出力トランジスタに高い電流が流れます。代表的性能曲線の「出力電圧および出力電流制限値」のグラフには、これらの条件下での最大内部消費電力1Wの境界が示されています。

基板のレイアウトの指針

OPA682のような高周波アンプから最高の性能を引き出すには、基板レイアウトの寄生容量や外部部品の種類に慎重な配慮が必要です。最高の性能を引き出すために、次の指針が推奨されます。

a) すべての信号I/OピンとACグランド間の寄生容量を最小限に抑えます。出力ピンの寄生容量は不安定の原因になり、非反転入力に寄生容量がある場合はソース・インピーダンスと作用して予想外に帯域が制限されます。不要な容量を低減するには、すべてのグランド・プレーンおよび電源プレーンについて信号I/Oピンの周囲に窓を開放することが必要です。ホード上のこれ以外の領域では、グランド・プレーンおよび電源プレーンを完全な状態のままにします。

b) 電源ピンから0.1 μ Fの高周波デカップリング・コンデンサまでの距離を最小限に抑えます(0.25インチ以下)。グランド・プレーンおよび電源プレーンのレイアウトは、信号I/Oピンと近接しないように注意します。ピンおよびデカップリング・コンデンサ間のインダクタンスを最小限に抑えるため、電源およびグランドのパターン幅を狭くすることは避けて下さい。電源ピン(ピン4とピン7)は、必ずこのコンデンサでデカップリングすることが必要です。2つの電源(バイポーラ動作の場合)間にオプショで電源デカップリング・コンデンサを接続すると、2次高調波歪性能が改善されます。また、主電源ピンには低周波で有効な大容量のデカップリング・コンデンサ(2.2 μ F ~ 6.8 μ F)を使用することが必要です。これは、デバイスから多少離して配置し、プリント基板の同じ領域の複数のデバイス間で共有することができます。

c) OPA682の高周波性能は、外付けコンポーネントの選択と配置を慎重に行うことによって保持されます。外付け抵抗にはリアクタンスが非常に低いタイプを使用します。表面実装抵抗が最も効果的で、全体のレイアウトを小さくできます。金属皮膜型またはカーボン・コンポジションの軸方向にリード線がついた抵抗も良好な高周波性能が得られます。この場合も、リード線および基板のパターン長をできるだけ短くして下さい。高周波アプリケーションには巻線タイプの抵抗を絶対に使用しないで下さい。全ての外付け部品をパッケージの近くに配置して下さい。

d) 基板上の他の広帯域デバイスとは、短いパターンで直接接続することもオンボードの伝送ラインで接続することもできます。短い接続の場合は、パターンおよび隣接のデバイスの入力を一体の容量性負荷と考えます。比較的広いパターン幅(50milから100mil)を使用することが必要で、できればその周囲のグランド・プレーンおよび電源プレーンを開放します。全体の容量性負荷を推定し、推奨される R_s 対容量性負荷のプロットから R_s を設定して下さい。OPA682は公称値2pFの寄生負荷で動作するように補償されているため、寄生容量性負荷が小さい場合(5pF以下)は R_s は必要ありません。長いパターンが必要で、2重終端の伝送ラインに固有の6dBの信号損失が許容される場合

は、マイクロストリップまたはストリップラインの手法によってインピーダンスのマッチングがとれた伝送ラインを使用します。ボード上では50 Ω による終端は必要なく、実際には歪対負荷のプロットに示されるように、高インピーダンス負荷の方が歪が改善されます。基板の材質やパターンの寸法に基づいて決まる回路基板のパターンの特性インピーダンスとともに、OPA682の出力からのパターンにマッチング用直列抵抗を、相手側デバイスの入力に終端シャント抵抗を使用します。終端インピーダンスが相手側デバイスの入力インピーダンスとシャント抵抗の並列な組み合わせになる点にも注意して下さい。全体の実効インピーダンスをパターンインピーダンスと一致させることが必要です。OPA682は高出力電圧および高出力電流を提供するため、複数の相手側デバイスをそれぞれ独自の直列およびシャント終端を持つ別々の伝送ラインとして扱うことができます。2重終端伝送ラインの6dBの減衰が許容されない場合は、長いパターンをソース側だけ直列に終端することができます。この場合は、パターンを容量性負荷として扱い、 R_s 対容量性負荷のプロットに示すように直列抵抗の値を設定します。このとき、2重終端ラインと同様の信号の整合性は保持されません。相手側デバイスの入力インピーダンスが低い場合は、終端インピーダンスの直列出力によって電圧デバイダが形成されるため、信号がいくらか減衰します。

e) OPA682のような高速部品にソケットを使用することは推奨できません。ソケットによってリード長とピン間容量が増加することになり、これが原因できわめて厄介な寄生ネットワークが形成され、平坦で安定した周波数応答を確保することがほとんど困難になります。OPA682を基板に半田付けすることで最良の結果が得られます。DIPパッケージでソケットを使用したい場合は、高周波フラッシュ・マウント・ピン(McKenzie Technologyの#710Cなど)を使用すると良い結果が得られます。

入力とESD保護

OPA682は、超高速コンプリメンタリ・バイポーラ・プロセスを使用して製造されています。この非常に微細なデバイスは、内部接合部のブレイクダウン電圧が比較的低くなっています。このブレイクダウン電圧は絶対最大定格の表に反映されています。デバイスのピンはすべて図10に示すように電源に対する内部ESD保護用のダイオードによって保護されています。

これらのダイオードは、電源を超える入力オーバードライブ電圧に対する適切な保護も行います。保護ダイオードは標準で30mAの連続電流に耐えます。それ以上の電流が考えられる場合(例えば、 $\pm 15V$ 電源部品でOPA682をドライブするシステムの場合など)は、2つの入力に電流制限直列抵抗を追加する必要があります。これらの抵抗値が高いと雑音性能と周波数応答の両方が劣化するため、抵抗値はできるだけ低くして下さい。







図10. 内部ESD保護





DIM	INCHES		MILLIMETERS		N	E
	MIN.	MAX.	MIN.	MAX.		
A	.035	.057	0.90	1.45		
A1	.000	.006	0.00	0.15		
A2	.035	.051	0.90	1.30		
b	.010	.020	0.25	0.50		
C	.003	.008	0.08	0.20		
C1	.007	BASIC	0.20	BASIC		
D	.110	.118	2.80	3.00		
E	.102	.118	2.60	3.00		
E1	.059	.069	1.50	1.75		
e	.037	REF	0.95	REF		
e1	.075	REF	1.90	REF		
L	.014	.022	0.35	0.55	1	
N	6		6		5	
α	0°	10°	0°	10°		

NOTES:

1. FOOT LENGTH MEASURED AT INTERCEPT POINT BETWEEN DATUM A AND LEAD SURFACE.
2. PACKAGE OUTLINE EXCLUSIVE OF MOLD FLASH AND METAL BURR.
3. PACKAGE OUTLINE INCLUSIVE OF SOLDER PLATING.
4. A VISUAL INDEX FEATURE MUST BE LOCATED WITHIN THE CROSS-HATCHED AREA.
5. N IS THE MAXIMUM QUANTITY OF LEAD POSITIONS.

PACKAGE NUMBER: ZZ332	REV.: C
JEDEC NUMBER: NONE	