



OPA681



特長

- 広帯域+5V電源動作: 225MHz(G = +2)
- ユニティ・ゲイン安定動作: 280MHz(G = 1)
- 大出力電流: 150mA
- 出力電圧スイング:±4.0∨
- 高スルーレート: 2100V/µs
- 低微分ゲイン/位相誤差: 0.001%/0.01°
- 低電源電流:6mA
- ディスエーブル時の低消費電流: 320µA

概要

OPA681は、従来のオペアンプと比較して性能が大幅に 改善され、まったく新しい性能レベルを達成した広帯域電 流帰還型オペアンプです。6mAという非常に低い電源電流 で動作しながら、高いスルーレート、フルパワー帯域幅特 性など従来ではより大きな電源電流でしか実現できなかっ た性能を備えています。新しい出力段アーキテクチャを採 用し、最小限のヘッドルーム電圧および低クロスオーバ歪 みで高レベルの電流を出力します。これらの優れた特性に より、比類のないシングル電源動作が可能です。OPA681 は、+5Vのシングル電源で動作し、その場合でも100mAを 超えるドライブ電流能力と150MHzの広帯域動作で1Vから 4Vまでの範囲の出力電圧スイング特性を備えています。 OPA681の優れた特長は、RGBライン・ドライバやシングル 電源動作のADC入力ドライバのアプリケーションに理想的 です。

アプリケーション

- xDSLライン・ドライバ
- 広帯域ビデオ・バッファ
- 高速画像処理信号チャンネル
- 携帯型計測機器
- ADC**バッファ**
- アクティブフィルタ
- 広帯域反転加算アンプ
- SFDRの高いFアンプ

OPA681の6mAという低電源電流は+25 で正確に調整さ れています。この電流調整に加え、温度ドリフトも非常に 低く抑えられているため、同等性能の製品と比較して低い 値の最大電源電流が保証されます。オプションのディス エーブル制御ピンを使用すれば、システムの消費電力をさ らに低減することができます。ディスエーブル・ピンを オープンにするか、またはHIGH状態に保持すると、 OPA681は通常の動作を行ないます。このピンをLOWレベ ルに引き込むと、OPA681の電源電流は320µA以下に低減さ れると同時に、出力はハイ・インピーダンス状態に入りま す。この機能を消費電力の節減またはビデオMUXアプリ ケーションに利用することができます。

OPA681 関連製品



PDSJ-1427C'

仕様: $V_s = \pm 5V$

特に記述のない限り、R_F = 402 Ω 、R_L = 100 Ω 、G=+2 (AC性能のみの場合には図1を参照)です。

		OPA681P、U、N						
		標準保証						
パラメータ	条件	+25	+25 (2)	0 ~ +70 ⁽³⁾	-40 ~ +85 ⁽³⁾	単位	最小/ 最大	テスト レベル ⁽¹⁾
AC 性能(図 1) 小信号帯域幅(V _o = 0.5Vp-p)	$G = +1, R_{F} = 453\Omega$ $G = +2, R_{F} = 402\Omega$ $G = +5, R_{F} = 261\Omega$	280 220 185	220	210	190	MHz MHz MHz	Typ Min Typ	C B C
0.1dBのゲイン平坦性が得られる帯域幅 G = 1時のピーキング・レベル 大信号帯域幅 スルーレート	$G = +10, R_{F} = 1002$ $G = +2, V_{O} = 0.5VP-P$ $R_{F} = 453, V_{O} = 0.5VP-P$ $G = +2, V_{O} = 5VP-P$ $G = +2, 4VZ = 7 \%$	90 0.4 150 2100	50 2 1600	45 4 1600	45 — 1200	MHZ MHZ dB MHZ V/us	Min Max Typ Min	B B C B
立ち上がり/立ち下がり時間 セトリングタイム(0.02%) (0.1%)	G = +2、V _o = 0.5Vステップ G = +2、5Vステップ G = +2、V _o = 2 Vステップ G = +2、V _o = 2 Vステップ	1.7 2.0 12 8				ns ns ns ns	Typ Typ Typ Typ	с с с с с
高調波歪み 2次高調波 3次高調波	$\label{eq:G} \begin{array}{l} G=+2, \ f=5MHz, \ V_{o}=2Vp\text{-}p\\ R_{L}=100\Omega\\ R_{L}\geq500\Omega\\ R_{L}=100\Omega \end{array}$	-79 -85 -74	-73 -77 -71	-70 -70 -71	68 69 68	dBc dBc dBc	Max Max Max	B B B
入力電圧ノイズ 非反転入力電流ノイズ 反転入力電流ノイズ 微分ゲイン	$R_{L} \ge 500\Omega$ $f > 1MHz$ $f > 1MHz$ $f > 1MHz$ $G = +2, NTSC, V_{O} = 1.4Vp, R_{L} = 150\Omega$	-77 2.5 12 15 0.001	-75 3.0 14 18	-74 3.4 15 18	-72 3.6 15 19	dBc nV/√Hz pA/√Hz pA/√Hz %	Max Max Max Max Typ	B B B C C
微分位相	$R_{\perp} = 37.502$ G = +2, NTSC, $V_{o} = 1.4Vp$, $R_{\perp} = 150\Omega$ $R_{\perp} = 37.5\Omega$	0.008 0.01 0.05				deg deg	тур Тур Тур	C C C
DC 性能 ⁽⁴⁾ 開ループ・トランスインピーダンス・ゲイン(Z _{ol}) 入力オフセット電圧 平均オフセット電圧ドリフト 非反転入力パイアス電流 平均非反転入力パイアス電流ドリフト 反転入力パイアス電流 平均反転入力パイアス電流	$V_{o} \ 0V_{v} \ R_{L} = 100\Omega$ $V_{CM} = 0V$	100 ±1.3 +30 ±10	56 ±5 +55 ±40	56 ±6.5 ±65 -400 ±50 -125	$56 \pm 7.5 +40 \pm 85 -450 \pm 55 -150$	kΩ mV μV/ nA/ nA/ nA/	Min Max Max Max Max Max Max	A B A B A B
入力 同相モード入力範囲 ⁽⁵⁾ 同相モード除去 非反転入力インピーダンス 反転入力抵抗の最小値(R ₁) 反転入力抵抗の最大値(R ₁)	V _{CM} = ±1.0V 開ループ 開ループ	±3.5 52 100 2 41 41	±3.4 47 33 48	±3.3 46 31 50	±3.2 45 30 55	V dB kΩ pF Ω Ω	Min Min Typ Min Max	A A C A A
出力 電圧出力スイング 電流出力、ソース 電流出力、シンク 閉ループ出力インピーダンス	無負荷 100Ω負荷 V _o = 0 V _o = 0 G = +2、f = 100kHz	±4.0 ±3.9 +190 -150 0.03	±3.8 ±3.7 +160 –135	±3.7 ±3.6 +140 –130	±3.6 ±3.3 +80 -80	V V mA mA	Min Min Min Min Typ	A A A C
ディスエーブル機能 (LOW でディスエーブル) パワーダウン時の電源電流(+V _s) ディスエーブル時間 オフ時アイソレーション ディスエーブル時の出力容量 ターンオン時のグリッチ ターンオフ時のグリッチ イネーブル電圧 ディスエーブル電圧 制御ピンの入力パイアス電流(DIS)	$V_{\overline{\text{DIS}}} = 0$ $G = +2, 5\text{MHz}$ $G = +2, R_{L} = 150\Omega, V_{\text{IN}} = 0$ $G = +2, R_{L} = 150\Omega, V_{\text{IN}} = 0$ $V_{\overline{\text{DIS}}} = 0$	-320 100 25 70 4 ±50 ±20 3.3 1.8 100	3.5 1.7 160	3.6 1.6 160	3.7 1.5 160	μA ns ns dB pF mV wV V μA	Typ Typ Typ Typ Typ Min Max Max	C C C C C C C A A A
電源 仕様動作電圧 最大動作電圧範囲 無信号時電流(最大値) 無信号時電流(最小値) 電源変動除去比(-PSRR)	V _s = ±5V V _s = ±5V 入力換算	±5 6 6 58	±6 6.4 5.6 52	±6 6.5 5.5 50	±6 6.6 5.0 49	V V mA dB	Typ Max Max Min Min	C A A A
温度範囲 仕様動作範囲:P、U、N 動粧描値 θ	法合部、周囲開	-40 ~ +85	-				Тур	с
P 8ピンDIP U 8ピンSOP N 6ピンSOT23	에버지의 유지 가지 다 오	100 125 150				/W /W /W	Тур Тур Тур	с с с

注:(1)テストレベル:(A)+25 で100%テストを実施。特性評価テストとシミュレーションによって全温度の制限値を設定。(B)特性評価テストとシミュレーショ ンによって制限値を設定。(C)標準値は参考用としてのみ使用。(2)接合部温度 = 仕様保証温度範囲における+25 の周囲温度。(3)接合部温度 = 仕様保証全温度範 囲における下限の周囲温度:接合部温度 = 仕様保証全温度範囲における上限の周囲温度+23 。(4)ノードから出力される電流の極性を正とします。V_{CM}は入力同相 モード電圧です。(5)±CMIRの制限値としてCMR仕様の最小値よりも3dB以上低いレベルでテストを実施。(6)太字はテストレベルAを示しています。

仕様:V_s = +5V

特に記述のない限り、R_F = 499Ω、R_L = 100Ω (V_S/2に対して)、G = +2 (AC性能のみの場合には図2を参照)です。

		OPA681P、U、N						
		標準保証						
パラメータ	条件	+25	+25 (2)	0 ~ +70 ⁽³⁾	-40 ~ +85 ⁽³⁾	単位	最小/ 最大	テスト レベル ⁽¹⁾
AC 性能(図 2)	0 1 D 010	050					Ŧ	
小信号带域幅(V _o = 0.5Vp-p)	$G = +1$, $R_F = 649\Omega$ $G = +2$, $R_F = 499\Omega$	250 225	180	140	110	MHz MHz	Typ Min	C B
	$G = +5$, $R_F = 360\Omega$	180	100			MHz	Тур	C
	$G = +10$, $R_F = 200\Omega$	165				MHz	Тур	С
0.1dBのゲイン半坦性が得られる帯域幅 C = 1時のピーキング・レベル	$G = +2$, $V_0 < 0.5Vp-p$	100	50	35	23	MHz	Min	B
大信号帯域幅	$G = +2$, $V_0 = 2Vp-p$	200	2	4		MHz	Тур	C
スルーレート	G = +2、2Vステップ	830	700	680	570	V/µs	Min	В
立ち上がり/立ち下がり時間	$G = +2, V_0 = 0.5V X F y J$	1.5				ns	Max	В
セトリングタイム(0.02%)	G = +2、V _o = 2Vステツノ G = +2、V = 2Vステップ	2.0				ns	Тур	C C
(0.1%)	G = +2、V ₀ = 2Vステップ	9				ns	Тур	c
高調波歪み	$G = +2$, $f = 5MHz$, $V_0 = 2Vp-p$							
2次高調波	$R_{L} = 100\Omega \sim V_{s}/2$	-70	-68	-67	-63	dBc	Max	B
3次高調波	$R_{L} \ge 50002 \sim V_{s}/2$ R = 1000 ~ V /2	-72	-70 -65	-70	62	dBc	Max	В
	$R_1 \ge 500\Omega \sim V_s/2$	-73	-68	-67	-67	dBc	Max	В
入力電圧ノイズ	f > 1MHz	2.2	3	3.4	3.6	nV/√Hz	Max	В
非反転入力電流ノイズ	f > 1MHz	12	14	14	15	pA/√ Hz	Max	В
反転入刀電流ノイス	t > 1MHz	15	18	18	19	pA/√ Hz	Max	В
		100	<u> </u>	50	54	1.0		
開ルーノ・トラノス1 ノヒーダノス・ク1 ノ(Z _{OL}) λ カオフセット雷圧	$V_0 = V_s/2$, $R_L = 100\Omega \sim V_s/2$	+1	60 +5	53 +6.0	51 +7	кΩ m\/	iviin Max	A
平均オフセット電圧ドリフト	$V_{\rm CM} = 2.5V$ $V_{\rm cm} = 2.5V$	± 1	± 3	+15	+20	μV/	Max	B
非反転入力バイアス電流	$V_{CM}^{CM} = 2.5V$	+40	+65	+75	+95	μΑ	Max	Α
平均非反転入力バイアス電流ドリフト	$V_{CM} = 2.5V$			-300	-350	nA/	Max	В
反転入刀ハイアス電流 亚均反転λカバイアス雷流ドリフト	V _{CM} = 2.5V V = 2.5V	±5	±20	±25 _125	±35 _175	μA nΔ/	Max	A B
	V _{CM} – 2.5 V			120	170	10.0	IVIUX	
アプ 正入力電圧の最小値 ⁽⁵⁾		1.5	1.6	1.7	1.8	v	Max	А
正入力電圧の最大値 ⁽⁵⁾		3.5	3.4	3.3	3.2	V	Min	Α
同相モード除去(CMRR)	$V_{CM} = V_S/2$	51	45	44	44	dB	Min	A
非反転入刀インヒータンス 反転入力抵抗の是小値(P)	ᄩᄟᆖᅻ	100 2	29	36	25	kΩ pF	Тур Мір	
反転入力抵抗の最大値(R ₁)	開ループ	40	53	55	60	Ω	Max	A
出力								
正出力電圧の最大値	無負荷	4	3.8	3.7	3.5	V	Min	Α
正出力電压の具小値	R _L = 100Ω ~ V _s /2 無色芬	3.9	3.7	3.6	3.4	V	Min	A
正山刀电圧の取小恒	無貝1列 R. = 100Ω ~ V₂/2	1.1	1.2	1.3	1.6	v	Max	A
電流出力、ソース	$V_0 = V_s/2$	150	110	110	60	mA	Min	A
電流出力、シンク	$V_{o} = V_{s}/2$	-110	-75	-70	-50	mA	Min	Α
閉ルーフ出力インビータンス	G = +2、f = 100kHz	0.03				Ω	Тур	С
ディスエーブル機能(LOWでディスエーブル)	N 0	070					T r	
ハラークワノ时の単源単流(+V _s) ディスエーブル時間	$V_{\overline{\text{DIS}}} = 0$	-270 100				μA ns	Tvn	C C
イネーブル時間		25				ns	Тур	č
オフ時アイソレーション	G = +2、5MHz	65				dB	Тур	С
ディスエーブル時の出力容量		4				pF	Тур	C
ッーフォフ時のグリッナ ターンオフ時のグリッチ	$G = +2$, $R_{L} = 15002$, $V_{IN} = V_{S}/2$ $G = +2$, $R = 15000$, $V_{I} = V_{S}/2$	±50 +20				mv mV	Typ	C C
イネーブル電圧	$C = 12$, $R_{\rm L} = 10002$, $V_{\rm IN} = V_{\rm S}^{2}/2$	3.3	3.5	3.6	3.7	V	Min	Ă
ディスエーブル電圧		1.8	1.7	1.6	1.5	V	Max	Α
制御ビンの入力バイアス電流(DIS)	$V_{\overline{\text{DIS}}} = 0$	100				μΑ	Тур	С
電源 仕様シングル電源動作電圧		5				V	Turn	
レ1水ノノフル电//F型/F电圧 シングル電源動作電圧の最大値		5	12	12	12	v	лур Мах	A
無信号時電流(最大値)	V _s = +5V	10.0	5.3	5.4	5.4	mA	Max	A
無信号時電流(最小値)	V _s = +5V	10.0	4.1	3.7	3.6	mA	Min	A
電源受動除去比(-PSKR)	人刀換算	48				dB	Тур	C
温度範囲 仕様動作範囲・P II N		_40 ~ 195					Tun	
□⊥17x到IF毗四・「、U、N 熱抵抗値、θ	接合部-周囲間	-40 - 405					тур	
P 8ピンDIP		100				/W	Тур	С
		125				/W	Тур	C
N 6E7S0123		150				/W	Тур	C

注:(1)テストレベル:(A)+25 で100%テストを実施。特性評価テストとシミュレーションによって全温度の制限値を設定。(B)特性評価テストとシミュレーショ ンによって制限値を設定。(C)標準値は参考用としてのみ使用。(2)接合部温度 = 仕様保証温度範囲における+25 の周囲温度。(3)接合部温度 = 仕様保証全温度範 囲における下限の周囲温度:接合部温度 = 仕様保証全温度範囲における上限の周囲温度+23 。(4)ノードから出力される電流の極性を正とします。V_{CM}は入力同相 モード電圧です。(5)±CMIRの制限値としてCMR仕様の最小値よりも3dB以上低いレベルでテストを実施。(6)太字はテストレベルAを示しています。

絶対最大定格

電源	±6.5VDC
内部消費電力 ⁽¹⁾	
差動入力電圧	±1.2V
入力電圧範囲	±V.,
保存温度範囲:P、U、N	40 ~+125 [°]
リード温度(10秒間の半田付け)	+300
接合部温度(T _」)	+175

注:(1)パッケージは仕様 θ_{JA} に従ってディレーティングしなければなりません。最大TJを遵守する必要があります。



静電気放電はわずかな性能の低下から完全なデバイスの故障に 至るまで、様々な損傷を与えます。すべての集積回路は、適切な ESD保護方法を用いて、取扱いと保存を行うようにして下さい。 高精度の集積回路は、損傷に対して敏感であり、極めてわずかな パラメータの変化により、デバイスに規定された仕様に適合しな くなる場合があります。





パッケージ情報/ご発注の手引き

モデル	パッケージ	パッケージ図番号	温度範囲	パッケージの マーキング	発注番号	供給時の状態
OPA681P	8ピン・プラスチックDIP	006	-40 ~ +85	OPA681P	OPA681P	マガジン
OPA681U	8ピンSOP	182	-40 ~ +85	OPA681U	OPA681U	マガジン
OPA681U	8ピンSOP	182	-40 ~ +85	OPA681U	OPA681U/2K5	テープリール
OPA681N	6ピンSOT-23	332	-40 ~ +85	A81	OPA681N/250	テープリール
OPA681N	6ピンSOT-23	332	-40 ~ +85	A81	OPA681N/3K	テープリール

注:(1)詳細図および寸法表は、データシートの巻末を参照してください。(2)スラッシュ(/)の付いたモデルは、その後に示される数量を単位として、テープリール でのみ供給されます(例えば、/2K5は2,500個で1リールであることを示します)。「OPA681N/3K」をご発注の場合、OPA681Nが3,000個入ったテープリールが1本納 品されます。

このデータシートに記載されている情報は、信頼しうるものと考えておりますが、不正確な情報や記載漏れ等に関して弊社は責任を負うものではありません。情 報の使用について弊社は責任を負えませんので、各ユーザの責任において御使用下さい。価格や仕様は予告なしに変更される場合がありますのでご了承下さい。 ここに記載されているいかなる回路についても工業所有権その他の権利またはその実施権を付与したり承諾したりするものではありません。弊社は弊社製品を生 命維持に関する機器またはシステムに使用することを承認しまたは保証するものではありません。

代表的性能曲線: $V_s = \pm 5V$













代表的性能曲線:V_s = ±5V

























代表的性能曲線:V_s = ±5V













特に記述のない限り、G = +2、R_F = 499 Ω およびR_L = 100 Ω を+2.5Vに接続(図2を参照してください)。













代表的性能曲線:V_s = +5V

特に記述のない限り、G = +2、R_F = 499 Ω およびR_L = 100 Ω を+2.5Vに接続(図2を参照してください)。













使用に関する説明

広帯域電流帰還動作

OPA681は、高直線性でハイパワーな出力段回路を備えた広帯 域電流帰還型オペアンプで、優れたAC性能を発揮します。 OPA681の無信号時電流はわずか6mAという低いレベルに抑えら れており、正および負の各電源レールの1V電位以内までスイング する能力を備え、室温における出力電流は135mAを超える高い値 が保証されています。このように、最小限のヘッドルーム条件で 高レベルの電流を出力すると同時に電源電圧とまったく無関係の バイアシングが可能なので、優れたシングル(+5V)電源動作が確 保されます。OPA681は、+5Vのシングル電源動作時で200MHzを 超える広帯域幅性能が保証され、100Ωの抵抗負荷に対して2Vp-p の出力をドライブできます。従来から使用されてきたブースト出 力段アンプの場合には通常、出力電流がゼロを通過するときにク ロスオーバ歪み性能が大幅に劣化する厄介な問題がありました。 OPA681では同等のパワー・ゲインで、従来型アンプと比較して大 幅に優れた直線性の維持を達成しています。電圧帰還型オペアン プに対し電流帰還型オペアンプの優れた点は、AC性能(帯域幅と 歪み)が信号ゲインの設定に比較的依存しないことです。低ゲイ ンにおいてOPA681と同等のAC性能で、より優れたDC精度が必 要な場合には、高スルーレートで、ユニティ・ゲイン安定の電圧 帰還型オペアンプOPA680をご検討ください。

±5V電源時の仕様テストと代表的性能曲線の作成に使用した DC結合のゲイン+2、デュアル電源動作のOPA681の基本回路構成 を図1に示します。この回路では、試験のため入力とグランド間 に抵抗を接続して入力インピーダンスを50Ωに設定し、また直列 の出力抵抗を使用して出力インピーダンスを50Ωに設定していま す。仕様に示されている電圧スイングは入力と出力の各ピン上で 直接に測定していますが、負荷パワー(dBm)はマッチングのとれ た50Ω負荷で測定されています。図1の回路の場合、実効負荷の 合計値は100Ω||804Ω = 89Ωです。ディスエーブル制御ライン (DIS)は通常、アンプの正常な動作を保証するためにオープン状 態にしておきます。図1の回路では、1個のオプション部品を使用 しています。つまり、グランド間に配置する通常の電源デカップ リング用コンデンサに加えて、2個の電源ピン間に0.1μFのコンデ ンサが配置されています。実際にPC基板のレイアウト設計を実施する際にこのオプションのコンデンサを追加すると、一般的に 2次高調波歪みが3dBから6dB程度改善されます。

+5V電源時の仕様テストと代表的性能曲線の作成に使用したAC 結合のゲイン+2、シングル電源動作のOPA681の基本回路構成を 図2に示します。OPA681は"レール・ツー・レール"設計のオペア ンプではありませんが、非常に広帯域幅の他の電流帰還型オペア ンプと比較すると、入力電圧および出力電圧に必要とされるヘッ ドルームは最小限で済みます。150MHzを超える帯域幅で+5Vの シングル電源動作を行ない、そのときの出力電圧スイング・レベ ルは3Vp-pです。広帯域でのシングル電源動作の場合に重要とな る必要条件は、入力と出力の信号スイング・レベルを入力と出力 両方で許容可能な電圧範囲内に維持することです。図2の回路で は、+5V電源から簡単な構成の抵抗分圧器(2個の806Ω抵抗)を使 用して入力ミッドポイント・バイアスを設定しています。入力信 号はミッドポイント電圧バイアスにAC結合されます。入力電圧 は正と負の各電源ピンの1.5V以内までスイングできるので、各電 源ピン間を中心として2Vp-pの入力信号範囲が確保されます。テ ストに使用する入力インピーダンスのマッチング抵抗(57.6Ω) は、並列構成のバイアス分圧器ネットワークを回路に配置する際 に50Ωの入力マッチングが得られるように設定されています。ゲ イン抵抗(R_)はAC結合されるので、DCゲインが+1の回路が構成 されることになり、出力上にも入力DCバイアス電圧(2.5V)が印 加されます。帰還抵抗の値はバイポーラ電源時の設定条件から調 整され、これにより+5Vシングル電源、+2のゲイン設定動作で平 坦な周波数応答性が得られるよう最適化が再度行なわれます(「帯 域幅の最適化に必要な抵抗値の設定」の項を参照)。再び説明しま すが、+5\のシングル電源動作では出力電圧は正と負の各電源ピ ンの1V以内までスイングできると同時に、80mAを超える電流の 出力が可能です。特性評価回路では、100Ωのミッドポイント・バ イアス負荷を使用しています。OPA681に使用している新しい出 力段回路は+5\電源動作時の3次高調波歪みの図に示すように、最 小限のクロスオーバ歪みレベルでこのミッドポイント負荷に対し て非常に大きなバイポーラ電流を出力する能力を備えています。

レール・ツー・レールは日本モトローラ社の登録商標です。





シングル電源動作のA/Dコンバータとのインターフェース

最近の高性能A/Dコンバータ(バー・ブラウンのADS8XXと ADS9XXなど)は、+5V(またはこれより低電圧)のシングル電源で 動作します。シングル電源動作のオペアンプを使用して、5MHz を超える信号周波数のADC入力に低歪みの入力信号を送ることは 非常に困難です。しかし、OPA681は高スルーレート、優れた出 力電圧スイング能力、高い直線性を備えているので、シングル電 源動作のADCドライバとして理想的です。非常に高性能の10ビッ ト、60MSPS CMOS A/Dコンバータとの入力インターフェース回 路例を図3に示します。

図3の回路で使用しているOPA681は、2Vp-pの出力スイングで 180MHzを超える帯域幅特性を備えています(+4の信号ゲイン設定 時)。OPA681内部に採用されている電流帰還型アーキテクチャに よって得られる利点の1つは、信号ゲインの増加に応じて高い帯 域幅を維持できることです。非反転入力バイアス電圧は、ADC内 部のリファレンス・ラダーのうち上位ラダーと下位ラダーを分割 することによって、ADC信号範囲のミッドポイントを基準として います。ゲイン抵抗(R_g)はAC結合されており、バイアス電圧の 出力に対するゲインは+1となり、この電圧は出力電圧スイングの 中心値にもなります。20MHzのアナログ入力周波数および 60MSPSのクロック速度という条件でA/Dコンバータについて実 施した性能テストでは、58dBc以上のSFDRが実証されました。

広帯域反転加算アンプ

電流帰還型オペアンプの信号帯域幅はノイズ・ゲイン(NG: 一般的には非反転信号ゲインと同じ)とはまったく無関係に制御可能なので、OPA681を使用して非常に広帯域幅の反転加算回路段を構成することができます。データシートの表紙に示す回路は、可能な限り最大限の帯域幅と高精度な入力インピーダンス・マッチングの両方を維持するために抵抗値の調整を行なった反転加算アンプの回路構成例です。各RF信号が50 Ω のソース抵抗からドライブされると仮定すれば、この回路のNGは(1+100 Ω /(100 Ω /5)) = 6になります。(V_oから反転誤差電流までの)帰還インピーダンスの合計値は、R_F+(R_I×NG)の式で求められます。この式でR_Iはサミング・ジャンクションから反転入力を見たインピーダンスを表します(「帯域幅の最適化に必要な抵抗値の設定」の項を参照)。(各入力/出力ピン間で-2のゲインを得るために)100 Ω 帰還抵抗

を使用する際は、20Ωの抵抗を1本追加し、これを反転入力に直 列に接続して帰還インピーダンスの値を大きくすることが必要で す。抵抗を内部インピーダンスR_I(抵抗の標準値 = 41Ω)に追加し た場合、帰還インピーダンスの合計値は100Ω + (65Ω×6) = 490Ω になります。抵抗値は、NG = 6のときに最大限の帯域幅で平坦な 周波数応答性を確保する上で必要な抵抗値に等しい値です。 200MHzを超える小信号帯域幅、そして100MHz時でマッチング のとれた50Ω負荷の条件下において15dBmの-1dBmコンプレッ ション・テストで実証されています。

広帯域ビデオ・マルチプレクサ

ディスエーブル制御ピンを備えたビデオアンプに共通したアプ リケーションのひとつとして、複数個のアンプ出力をまとめて多 重化し、複数のビデオ入力の中から1つの信号を選択し1本のライ ン上に出力する応用があります。この簡単な構成の"OR接続ビデ オ・マルチプレクサ"は、図4に示すようにOPA681を使用するこ とで容易に構成できます。

通常、入力チャンネルのスイッチング動作はビデオ信号のシン クまたはリトレース時間のどちらかにおいて実行されます。この 時間の2つの入力はほとんど同じです。OPA681は"メイク・ビ フォア・ブレーク"のディスエーブル特性を備えているので、図 4に示すようなOR接続回路を使用する際に常に1個のアンプでラ イン制御を行なうことが保証されています。チャンネル間遷移が 行なわれる短い期間では両方の入力がオンの状態になるので、出 カインピーダンスのマッチング抵抗(この場合は82.5Ω)を通して 出力が結合されます。1つのチャンネルがディスエーブルされる と、その帰還回路は出力インピーダンスの一部を形成することに なり、信号がケーブルを通して出力される際に多少減衰します。 ゲインと出力マッチング抵抗の値を多少高くして、マッチング負 荷において+1の信号ゲインを確保し、ケーブルに75Ωの出力イン ピーダンスを供給しています。さらに図4に示すビデオ・マルチプ レクサ接続では、選択されていない信号チャンネルの各入力間の 最大差動電圧は標準のビデオ信号レベルの定格最大値である ±1.2Vを超えないことが保証されています。

「ディスエーブル動作」の項では、シングル・チャンネルとして グランドに接続された入力を使用してターンオンおよびターンオ フ・スイッチングを行なったときに発生するグリッチについて説



図3. 広帯域、AC結合、シングル電源動作のA/Dコンバータ入力ドライバ回路



図4.2チャンネルのビデオ・マルチプレクサ

明しています。このグリッチの標準値は±50mV以下です。(図4に 示すように)2つの出力を切替える場合、出力ラインには1個のア ンプが接続されるか、または"メイク・ピフォア・ブレーク"の ディスエーブル・タイミングによって、両方のアンプが接続され るように制御されます。この場合、2つの0V入力のスイッチング・ グリッチは20mVより低い値となります。

シングル電源動作の"IF"アンプ

OPA681は広帯域幅で、しかも+5Vのシングル電源で動作する ので、IFアンプ回路設計アプリケーションに最適です。OPA681 のようなオペアンプをIFアンプとして使用する場合の利点の1つ は、高精度の信号ゲインが達成されると同時に、3次相互変調歪 み対無信号時消費電力の特性が非常に低いレベルに抑えられるこ とです。しかもOPA681には超小型の6ピンSOT23パッケージが用 意されているので、このパワー・シャットダウン機能付きのパッ ケージ・モデルを使用すれば、携帯型機器アプリケーションに最 適な回路を構成することが可能です。オペアンプをIFアンプとし て使用する際に注意すべき事項の1つとして、ノイズ・フィギュア が比較的高いという問題があります。オペアンプのノイズ・フィ ギュアを最小限に抑えるために、最適な値のソース抵抗の使用が 推奨される場合があります。このように最適値を確保する目的で 抵抗を追加すると、ノイズ・フィギュアは改善されますが、実際 には信号/ノイズ(S/N)比が劣化します。最適なソース・インピー ダンスを確保する上でもっと効果的な方法は、入力トランスを使 用して信号を入力する方法です。OPA681をIFアンプとして使用 する際に特に役立つ回路構成例を図5に示します。



ステップアップ・トランスを通して信号を反転入力のゲイン抵 抗に送る方法には、OPA681の動作上いくつかの利点がありま す。ひとつは非反転入力上にデカップリング・コンデンサが接続 されているので、非反転入力電流ノイズが出力ノイズとして現れ ないということです。2番目はオペアンプの非反転入力ノイズ電 圧がR_gの入力側に現れた場合であっても、これは実際には減衰さ れます。1:2(巻線比)のステップアップ・トランスを使用すると、 1次側の50Ωのソース・インピーダンスは2次側では200Ωのソー ス・インピーダンスとして現れることになります(200ΩのR_G抵抗 はトランスの1次側では50Ωの入力マッチング・インピーダンスと して反映されます)。アンプの出力へのノイズ・ゲイン(NG)は1+ 600/400=2.5V/Vとなります。オペアンプの2.2nV/√Hzの入力電 圧ノイズを出力へのノイズ・ゲイン値と乗算し、ノイズ項をR_G抵 抗の入力側に反映させるために、乗算で求められた値を3で除算 します。この計算方法により、非反転入力電圧ノイズがオペアン プ回路の入力ポイントに反映されるときの正味のゲイン値として 0.833が求められます。トランスの1次側まで戻って、これを基準 にすると、この値はさらに下がります。

図5に示す比較的ゲインの低いIFアンプ回路では、トランスの 入力側において12dBのノイズ指数が得られます。R_F抵抗の値を 大きくして600Ωにすると(入力インビーダンスのマッチングをと るために、R₆の値は200Ωに設定されているので)、帯域幅が多少 ですが下がります。図5の回路の測定結果では小信号帯域幅が 150MHzで、30MHzまでの非常に優れた周波数応答の平坦性結果 が実証されています。OPA681には2トーンの3次相互変調歪みに 関するインターセプト特性は規定されていませんが、高い出力パ ワーと周波数領域で非常に高いスプリアスフリー・ダイナミック・ レンジが維持されています。図5に示すシングル電源動作回路の マッチング負荷におけるシングル・トーン・パワーの最大値は 1dBmです(この値は、OPA681の出力ピンにおいて2トーン・エン ベロープとして2.8Vp-pの電圧スイングが必要です)。図5に示す回 路でのこの最大負荷パワー時の2トーンSFDR実測値は、30MHz までの周波数帯域で55dBcを超えています。

デザインイン・ツール

デモボード

3つのパッケージ・タイプが用意されたOPA681の初期評価を支援するいくつかのPCボードが用意されています。各ボードを下表に示します。

モデル	パッケージ	ボード部品番号
OPA681P	8ピンDIP	DEM-OPA68xP
OPA681U	8ピンSOP	DEM-OPA68xU
OPA681N	6ピンSOT23	DEM-OPA68xN

デモボードついては、バー・ブラウンのフリーラインFAXまで お問い合わせください。

SPICEモデル

アナログ回路およびシステムの性能解析を実施する際に、 SPICEを利用した回路性能のコンピュータ・シミュレーションが 役立つ場合があります。この方法は、寄生容量およびインダクタ ンスが回路性能に対する大きな影響要因となるビデオおよびRF アンプ回路に特に有効です。OPA681用のSPICEモデルについて は、バー・ブラウンのフリーラインFAXまでお問い合わせくださ い。SPICEモデルは各種の幅広い動作条件下で小信号ACおよび 過渡性能を予測する上で非常に役立つツールです。ただし、高調 波歪みやdG/dP特性の評価に際しては高い期待はできません。異 なるパッケージ・タイプの小信号AC性能をそれぞれ識別すること ができないからです。

動作に関する推奨事項

帯域幅の最適化に必要な抵抗値の設定

OPA681のような電流帰還型オペアンプでは、外付け抵抗の値 を正しく調整した信号ゲイン設定範囲でほとんど一定の帯域幅の 維持が可能です。この事実は代表的性能曲線で示しています。す なわち、ゲインを大きくしても、小信号帯域幅の減少はほんのわ ずかに過ぎません。代表的性能曲線では、各ゲイン設定毎にそれ ぞれ帰還抵抗の値を変更していることも示しています。電流帰還 型オペアンプを使用した回路の反転入力側に接続する抵抗の"値" は周波数応答補償用の要素として扱うことが可能で、また抵抗値 の"比"によって信号ゲインが設定されます。OPA681の小信号周 波数応答解析回路を図6に示します。



図6. 電流帰還の伝達関数解析回路

この電流帰還型オペアンプ・モデルの主要要素は下記の通り です。

- α 非反転入力と反転入力間のパッファ・ゲイン
- R, バッファの出力インピーダンス
- i____ 帰還誤差電流信号
- Z(s) i_{ERR}からV_oまでの周波数依存の開ループ・トランスイン ピーダンス・ゲイン

バッファ・ゲインは一般的に1.00に非常に近い値で、通常は信 号ゲインについて検討する際には無視します。しかし、1個のオ ペアンプで差動アンプ回路を構成する場合には、このバッファ・ ゲインによってCMRRの値が決定されます。バッファ・ゲイン α の値が1.0よりも小さい場合には、CMRR = $-20 \times \log(1 - \alpha)$ dBに なります。

バッファの出力インピーダンスR_iは帯域幅コントロール方程式 の中で極めて重要な要素となります。OPA681のR_i標準値は約 41Ωです。

電流帰還型オペアンプは反転入力ノードにおける誤差電流をセ ンスし(電圧帰還型オペアンプの場合には差動入力の誤差電圧を センス)、内部の周波数依存のトランスインピーダンス・ゲインを 通してこの誤差電流を出力に送ります。この開ループ・トランス インピーダンス応答性は、代表的性能曲線として示しています。 この曲線は、電圧帰還型オペアンプの開ループ電圧ゲイン性能曲 線と類似しています。図6に示す回路の伝達関数を展開すると、 下記の式1が成り立ちます。



有限の開ループ・ゲインから発生する誤差を分母に表記する ループ・ゲイン・フォーマットでこの式を書いています。Z(s)の値 がすべての周波数において無限であると仮定すれば、式1の分母 は1に簡約され、分子に表記する必要な理想の信号ゲインが得ら れます。式1の分母に示す分数によって周波数応答が決定されま す。これをループ・ゲイン式として表した式2を下記に示します。

式1

20×log (R_F+NG×R_I)の曲線を開ループ・トランスインピーダ ンスの図の一番上の部分に書けば、この2つの曲線の差がある一 定の周波数におけるループ・ゲインになります。最終的にZ(s) は、ループ・ゲインが1に減少する(曲線が交差する)点で式2の分 母と等しくなるようにロールオフします。この等しくなる点は式 1で求められるアンプの閉ループ周波数応答がロールオフし始め る点で、電圧帰還型オペアンプの場合のノイズ・ゲインが開ルー プ電圧ゲインと等しくなる周波数とまったく同じです。ここでの 相違点は、式2の分母に示すトータル・インピーダンスを必要な信 号ゲイン(またはNG)からいくらか独立して制御できることです。

OPA681では±5V電源、NG=2およびR_F=402Ωの動作条件で可 能な限り平坦な周波数応答性が得られるよう内部で補償されてい ます。式2の(帰還トランスインピーダンスである)分母の数値を 求めると、492Ωの最適値が得られます。信号ゲインの変化に応 じて、帰還トランスインピーダンスにおけるNG×R₁項の関与度 が変化しますが、R_Fの値を調整することでトータル的には一定の 値に維持可能です。信号ゲイン範囲においてR_Fの最適値を求める 概算式を式3として下記に示します。

$$R_{r} = 484\Omega - NG R_{r}$$
 式3

必要とする信号ゲインは大きくなるので、この式から R_F が最終的には負になることも予測されます。 R_o の値を 20Ω の最小値に維持することで、多少主観的な限界値を設定することも可能です。 R_F の値が極端に低ければ、入力のバッファ段と出力段の両方が負 荷となり、実際には帯域幅が減少します。±5∨のデュアル電源お よび+5∨のシングル電源動作時でのR_F推奨値対NGの曲線を図7に 示します。この図に示すR_F対ゲインの値は、代表的性能曲線の作 成時に使用した値とほとんど同じです。その相違点は、代表的性 能曲線の作成時に使用した最適値の場合には、式3に集約される 簡略的な解析では考慮されていない回路基板の寄生容量について も配慮している点です。帯域幅の最適化が必要な回路設計では、 図7に示す数値が最適な回路設計に着手する上で参考になります。

アンプの反転入力インピーダンスの合計値を使用することで、 閉ループ信号帯域幅の調整が可能です。反転入力とサミング・ ジャンクションの間に1本の直列抵抗を挿入すると、帰還イン ビーダンス(式2の分母)が大きくなり、帯域幅が減少します。こ の帯域幅制御方式は、データシートの表紙に示す反転加算アンプ 構成回路に利用しています。OPA681の内部パッファ出力イン ピーダンスは、非反転入力端子から見られる信号源インピーダン スによる影響を多少ですが受けます。信号源抵抗の値を高くする とR₁の値が高くなる影響があり、これによって帯域幅が下がりま す。高い値の抵抗を使用して非反転入力でミッドポイント・パイ アスを生成するシングル電源動作のアプリケーションでは電源ノ イズの除去、非反転入力ノイズ電流の分岐および図6に示すR₁の 高周波数値を最小限に抑える目的でデカップリング・コンデンサ の使用が不可欠です。

反転アンプ動作

OPA681は汎用の広帯域電流帰還型オペアンプなので、広範囲 なオペアンプ・アプリケーション回路の設計に利用することがで きます。帰還素子(例えば積分器、トランスインビーダンス、一 部のフィルタなど)にかなりの柔軟性が必要なアプリケーション の場合には、ユニティ・ゲイン安定動作の電圧帰還型オペアンプ OPA680をご検討ください。OPA680では帰還抵抗が電流帰還型 オペアンプの補償素子として使用されています。広帯域反転動作 (そして特に加算)は、OPA681に非常に適した動作です。図1の回 路で使用したI/Oインビーダンスと信号ゲインを反転回路構成に 適用した標準的な反転回路を図8に示します。

反転構成では、2つの重要な設計上の留意点に注意することが 必要です。最初の留意点は、ゲイン抵抗(R_g)が信号チャンネル入 カインピーダンスの一部を形成する点です。入力インピーダンス のマッチングが必要であれば(これはケーブル、ツイスト・ペア配



図7. 帰還抵抗の推奨値対ノイズ・ゲイン



図8. ゲインを-2に設定した反転構成回路

線、長いPC基板トレース配線またはその他の伝送線路を通して 信号が結合するときに常に役立ちます)、通常はグランド間に マッチング抵抗を追加することが必要です。一般的に、R_g自体は 必要な入力インピーダンスに設定されることはありません。この 抵抗値と必要なゲイン設定によって、周波数応答の観点からは まったく適していないR_Fの値が設定されるからです。信号源の入 力インピーダンスの合計値は、R_gとR_Mを並列に接続した抵抗値 に等しくなります。

2番目の留意点は、既に前のセクションで触れたとおり、信号 源インピーダンスがノイズ・ゲイン式の一部を形成し、式1を通し て帯域幅に多少の影響を及ぼす点です。図8に示す抵抗の値は(図 1から)R-の値を多少小さくすることによってこの点を考慮し、図 8のノイズ・ゲイン(NG = 2.74)について帯域幅の最適化を再び行 なっています。例えば図8に示す回路の場合、抵抗R,,の値が外部 050Ω 信号源インピーダンスと並列に結合して、 50Ω || 68Ω = 28.8Ωの有効駆動インピーダンスが得られます。ノイズ・ゲイン (NG)を計算するためには、このインピーダンスをR。に直列に追 加します。その結果として求められるNGの値は2.74となりま す。この値と図8のR_値および41Ωの反転入力インピーダンスを 式3に代入して、484Ωの最適値にほとんど等しい帰還トランスイ ンピーダンスを得ます。バイポーラ電源の反転アプリケーション における非反転入力はグランドに直接接続する点に注意してくだ さい。出力でバイアス電流誤差をキャンセルするため、非反転入 力とグランド間にさらに抵抗を追加接続することが推奨される場 合があります。電流帰還型オペアンプの入力バイアス電流は通 常、大きさまたは極性のどちらもマッチングされていません。図 8の回路でOPA681の非反転入力とグランド間に抵抗を接続する と、その入力のバイアス電流とノイズ電流に対して実際にゲイン が追加されることになりますが、入力バイアス電流のマッチング がとれていないので、出力DC誤差が減少しません。

出力電流および電圧

OPA681は低コストのモノリシック・オペアンプとしては卓越し た高い出力電圧および電流能力を達成しています。+25 時の無 負荷条件下で、出力電圧は標準的に正と負の各電源レールの1∨以 内までスイングします。出力電圧スイングの保証制限値は各電源 レールの1.2V以内までと規定されています。15Ωの負荷(試験負荷 の最小値)に対して、±135mA以上の電流を出力することが保証さ れています。一般的なことですが、前述の仕様では電圧と電流の 制限値をそれぞれ別個に切り離して扱っています。数多くのアプ リケーションでこれは電圧×電流、すなわちV-I積として回路の 動作に関連します。代表的性能曲線に示す"出力電圧および電流 制限 "を参考にしてください。このグラフのX軸とY軸はそれぞれ ゼロ電圧時の出力電流制限値とゼロ電流時の出力電圧制限値を示 しています。この図は4象限となっているので、OPA681の出力ド ライブ能力がより詳細に表わされています。この図では1Wの最 大許容消費電力の"安全動作領域"によって境界範囲が設定され ている点に注意してください。プロット上に重畳された抵抗負荷 ラインは、出力能力または1Wの消費電力限界値を超えないで OPA681が25Ω負荷に対して±2.5Vあるいは50Ω負荷に対して ±3.5Vの出力電圧をドライブする能力を備えていることを示して います。100Ωの負荷ライン(標準の試験回路負荷)は、仕様のセク ションに示しているように±3.9Vの完全な出力スイング能力を示 しています。

動作温度範囲における出力電圧および電流の最小規定値は、最低の規定温度でのワーストケースのシミュレーションによって設定されます。コールド・スタートアップ時だけに限り、出力電流および電圧が保証仕様表に示している規定値まで減少します。出力トランジスタからパワーが伝達されると、接合部温度が上昇し、そのV_{BE}が減少します(有効な出力電圧スイング・レベルが高くなります)。また、トランジスタの電流ゲインが高くなります(有効な出力電流レベルが高くなります)。定常時の動作時には、出力電流および電圧の有効値は動作温度仕様に示している規定値よりも常に高くなります。その理由は、出力段の接合部温度が動作周囲温度として規定されている最小値よりも高くなるからです。

出力段において可能な限り高い直線性を維持するために、出力 短絡保護回路は使用されていません。これによって通常、問題が 起こるようなことはありません。ほとんどのアプリケーションで は出力側に直列のマッチング抵抗が用意されているからです。こ の抵抗の出力側がグランドに短絡されても、内部消費電力が制限 されます。しかし、出力ピンを隣接した正の電源ピン(8ピン・ パッケージの場合)に直接的に短絡接続するとほとんどの場合、 アンプが破壊される結果になります。短絡保護をさらに行なう必 要がある場合には、電源リードに値の小さな直列抵抗を追加して ください。これによって、重い出力負荷条件下で有効な出力電圧 スイング・レベルが下がります。各電源リードに5Ωの直列抵抗を 追加することで出力短絡時に内部消費電力が1W以下に制限され ると同時に、最高で100mAまでの必要な負荷電流に対して有効な 出力電圧スイング・レベルの減少はわずか0.5Vに過ぎません。こ れらの電源電流制限用抵抗を電源ピンに付加した場合は、0.1uF の電源デカップリング用コンデンサを必ず配置してください。

容量性負荷のドライブ

容量性負荷はオペアンプを使用する際に最も注意すべき問題 で、しかも非常に一般的に発生する負荷条件の一つです。A/Dコ ンバータの入力が容量性負荷となる場合があります。すなわち、 A/Dコンパータの直線性を改善させるために、外部コンデンサの 追加が推奨されることがあります。OPA681のような高速で高い 開ループ・ゲインのアンプは、その出力ピン上に直接的に容量性 負荷がかかると、これが原因で安定性が下がり、閉ループ応答性 に容易にピーキングが発生します。アンプの開ループ出力抵抗値 について考慮すると、容量性負荷によって信号経路に極が追加さ れ、これによって位相マージンが減少します。適切な部品を外付 けすることによりこの問題を解消するためのいくつかの方法が推 奨されています。周波数応答の平坦性、信号パルス応答の忠実性 および/または低歪みの維持が重要な課題である場合、最も簡単 でしかも効果的な方法はアンプの出力と容量性負荷の間に直列に 分離抵抗を接続し帰還ループから容量性負荷を分離することで す。この方法によりループ応答から極が除去されるようなことは ありませんが、極を高い周波数にシフトし、ゼロを追加します。 追加されたゼロは容量性負荷極から位相遅れをキャンセルする作 用を行なうので、位相マージンが大きくなるとともに安定性が改 善されます。

推奨のR_s対容量性負荷の関係と、その結果として得られる負荷 における周波数応答性を代表的性能曲線に示します。寄生の容量 性負荷が2pFよりも高くなると、OPA681の性能が劣化し始めま す。PC基板の長いトレース配線、マッチングされていないケー ブル、そして複数個のデバイス接続が要因となってこの値を容易 に超えてしまう可能性があります。常にこの影響について十分配 慮し、推奨の直列抵抗をOPA681の出力ピンに可能な限り近づけ て配置するようにしてください(「回路基板のレイアウト設計に関 するガイドライン」を参照)。

歪み性能

OPA681は、 ± 5 V電源動作時の100Ω負荷に対して優れた歪み性 能を発揮します。OPA681はより軽い負荷に対しては優れた歪み 性能を発揮し、必要に応じて ± 5 Vのシングル電源でも動作しま す。一般的に基本波が非常に高い周波数またはパワーレベルに達 するまで、歪みは2次高調波によって支配され、3次高調波成分は ほとんど無視できます。2次高調波に焦点を当てた場合、負荷イ ンピーダンスを高くすれば直接的に歪み性能が改善されます。 トータル負荷には帰還ネットワークが含まれている点に留意して ください。非反転構成の場合(図1)これは $R_F + R_o$ の和となり、反 転構成の場合には R_F だけの値になります。さらに、(パイポーラ 動作のときに)電源ピン間に電源デカップリング用のコンデンサ (0.1 μ F)を追加すると、2次高調波歪み性能が多少改善されます (3dBから6dB程度)。

ほとんどのオペアンプでは、出力電圧スイングのレベルを高く すると、これに応じて直接的に高調波歪みが増加します。代表的 性能曲線では、2次高調波歪みが予測される2倍の割合よりも少し 低い割合で増加し、また3次高調波歪みが予測される3倍の割合よ りも少し低い割合で増加していることをそれぞれ示しています。 テスト・パワーを2倍にすると、これと2次高調波成分との差は 6dBの期待値よりも小さな値に減少し、またこれと3次高調波成 分との差は12dBの期待値よりも小さな値に減少します。これ は、2トーンの3次相互変調スプリアス(IM3)応答曲線でも同様に 見られます。出力パワーが低レベルのときに、3次スプリアス・レ ベルは極端に低くなります。基本信号のパワーが非常に高いレベ ルに達する場合であっても、出力段ではこれらを低いレベルに保 持し続けます。代表的性能曲線に示すように、スプリアス相互変 調パワーは従来から利用されてきたインターセプト・モデルで予 測されるようには増加しません。基本パワー・レベルの増加に応 じて、ダイナミック・レンジは大幅には下がりません。20MHzを センター周波数としたツートーンの場合、50Ωのマッチング負荷 に対して10dBm/トーンを適用すると(すなわち、負荷における各 トーンについて2Vp-pの電圧スイングで、出力ピン全体の2トー ン・エンベロープには8Vp-pの電圧スイングが必要)、テスト・トー ン・パワーと3次相互変調スプリアス・パワー間の差として62dBc の値が代表的性能曲線から確認されます。この非常に優れた性能 は、より低い周波数帯域での動作時にはさらに大きく改善され ます。

ノイズ性能

広帯域電流帰還型オペアンプの出力ノイズは一般的に、同等性 能の電圧帰還型オペアンプの出力ノイズよりも高くなる傾向があ ります。しかしOPA681には電圧ノイズ項と電流ノイズ項との間 の非常に優れたバランス性能があり、低い出力ノイズ性能を達成 しています。反転電流ノイズ(15pA/√Hz)は従来製品よりも大幅 に低く、しかも入力電圧ノイズ(2.2nV/√Hz)もほとんどのユニ ティ・ゲイン安定動作の広帯域電圧帰還型オペアンプよりも低く なっています。この低い入力電圧ノイズの維持に関連して、非反 転入力電流ノイズが高くなっています(12pA/√Hz)。非反転入力 ノードから見られるAC信号源インピーダンスの値が100Ω以下で あれば、この電流ノイズがトータルの出力ノイズの増加に及ぼす 主要因になることはありません。オペアンプの入力電圧ノイズと 2つの入力電流ノイズ項の組み合わせによって、各種の幅広い動 作条件下で低い出力ノイズ性能が確保されます。すべてのノイズ 項を含んだオペアンプのノイズ解析モデルを図9に示します。こ のモデルではすべてのノイズ項が含まれており、nV/√Hzまたは pA/√Hzを単位としたノイズ電圧または電流密度項に分類されて います。



図9. オペアンプのノイズ解析モデル

出力スポット・ノイズ電圧の合計値は、すべての出力電圧ノイ ズ項の二乗和平方根として算出できます。図9に示す各項を使用 して出力ノイズ電圧の値を求める一般式を式4として示します。

式4:

 $E_{o} = \sqrt{(E_{NI}^{2} + (I_{BN}R_{s})^{2} + 4kTR_{s})NG^{2} + (I_{BI}R_{F})^{2} + 4kTR_{F}NG^{2}}$

この式をノイズ・ゲイン(NG = $(1 + R_F/R_G)$)で除算すると、式5 で示すようにアンプの非反転入力における入力換算スポット・ノ イズ電圧の等価値が求められます。

 \vec{z} 5: $E_{N} = \sqrt{E_{NI}^{2} + (I_{BN}R_{S})^{2} + 4kTR_{S} + (\frac{I_{BI}R_{F}}{NG})^{2} + \frac{4kTR_{F}}{NG}}$

図1に示しているOPA681の回路と使用部品の値についてこれら 2つの式から解を求めると、出力スポット・ノイズ電圧の合計値と して8.4nV/ \sqrt{Hz} および入力スポット・ノイズ電圧の等価合計値と して4.2nV/ \sqrt{Hz} の各値が求められます。この入力換算スポット・ ノイズ電圧の合計値は、オペアンプの電圧ノイズのみに関して規 定されている2.2nV/ \sqrt{Hz} 仕様値よりも高くなっています。これ は、反転電流ノイズ×帰還抵抗値の値の分だけノイズが出力に加 わっているからです。(既に推奨したように)ゲインの高い回路構 成で帰還抵抗の値を小さくすれば、式5で求められる入力換算電 圧ノイズの合計値はオペアンプ自体の電圧ノイズ値である2.2nV/ \sqrt{Hz} に近づきます。例えば、 $R_F = 180\Omega$ の条件でゲイン+10の回路 を構成する場合の入力換算電圧ノイズの合計値は2.4nV/ \sqrt{Hz} にな ります。

DC精度とオフセット制御

OPA681のような電流帰還型オペアンプは高ゲイン設定で非常 に高い帯域幅性能を発揮し、高速信号パルス・セトリング動作が 可能ですが、同時に高DC精度を達成することはできません。仕 様に入力オフセット電圧が高速の電圧帰還型オペアンプの場合と 匹敵することが示されています。しかし、2つの入力バイアス電 流は多少高くなっており、マッチングも行なわれていません。ほ とんどの電圧帰還型オペアンプの場合にはバイアス電流キャンセ ル技術が非常に効果的ですが、広帯域電流帰還型オペアンプの場 合には、一般的にこのような技術を適用しても出力のDCオフ セットは低減されません。2つの入力バイアス電流のレベルと極 性に相関性がまったくないので、出力に影響を及ぼす誤差を低減 するために各入力から見られる信号源インピーダンスのマッチン グをとっても効果はまったくありません。+25 におけるワース トケースの入力オフセット電圧と電流の仕様を使用して図1の回 路を評価すると、ワーストケースの出力オフセット電圧は下記の 値に等しくなります。

 \pm (NG × V_{OS(MAX)}) + (I_{BN} × R_S/2 × NG) \pm (I_{BI} × R_F)

ここで、NG = 非反転信号ゲインです。

- = \pm (2 × 5.0mV) + (55 μ A × 25 Ω × 2) \pm (402 Ω × 40 μ A)
- = ±10mV +2.75mV ±16mV
- =-23.25mV +28.25mV に等しい値になります。

精密な出力オフセット調整またはDC動作点調整が必要な場合 があります。オペアンプ回路にDCオフセット制御を適用する方 法には数多くの技術があります。ほとんどの場合、簡単な調整技 術を利用しても温度ドリフトは補正されません。速度のより低い 高精度のオペアンプをOPA681とともに使用して、高精度オペア ンプの高いDC精度とOPA681の高い信号帯域幅の優れた各性能を 兼ね備えた回路を構成する方法があります。図10に示す回路は、 150MHzを超える信号帯域幅性能を備え、しかも出力オフセット 電圧が動作温度範囲で±7.5mV以下の低い値に維持されたG=+10 の非反転構成回路例です。

このDC結合回路では、OPA681を使用することによって非常に 高い信号帯域幅が維持されています。より低い周波数時には、出 力電圧は信号ゲインによって減衰され、OPA237の入力において 元の入力電圧と比較されます(OPA237はゲイン帯域幅積が 1.5MHzの低価格、高精度の電圧帰還型オペアンプです)。この出 力電圧と元の入力電圧が(OPA681によって引き起こされるDCオ フセットが原因で)一致しなければ、OPA237は2.86kΩの反転加算 信号経路を通して補正電流を加算します。次に説明するいくつか の設計方法を利用して、この回路を最適化することが可能です。 最初の方法として、OPA237の非反転入力の帰還を高速信号ゲイ ンに対して高精度にマッチングすることが必要です。グランド間 に接続する2kΩの抵抗を調整可能な抵抗にすると、低周波数ゲイ ンと高周波数ゲインを高い精度でマッチングすることができま す。2番目に、OPA237からOPA681に制御が渡されるクロスオー バ周波数領域が非常に優れた位相直線性で起こる必要がありま す。この2つの方法を利用することで、全体の伝達関数において 極/ゼロの周波数キャンセルを行なうための設計上の負担が軽減 されます。2.86kΩの抵抗を使用すると通常、図10の回路で必要と されるこの規定条件を満足します。すべてのプロセスおよび温度 に対して完全なキャンセルを行なうことは不可能です。しかし、 この初期抵抗設定と高精度なゲイン・マッチングによって、長時 間パルス・セトリング性能の劣化が最小限に抑えられます。

ディスエーブル動作

OPA681にはシステムの消費電力低減または簡単なチャンネル マルチプレクシング動作のどちらかを目的として使用可能なディ スエーブル機能がオプションとして用意されています。DIS制御 ピンを無接続状態にすれば、OPA681は通常の動作を行ないま す。ディスエーブル機能を実行するときには、この制御ピンを LOWにする必要があります。ディスエーブル制御機能の簡略化 内部回路を図11に示します。

通常の動作時にはトランジスタQ1のベース電流が110kΩの抵抗を通して供給されるため、エミッタ電流により15kΩの抵抗に発生する電圧降下はQ1のエミッタに接続された2個のダイオードをターンオンするまでには至りません。V_{DIS}がLOWレベルに引き込まれると、15kΩ抵抗を通して追加電流がさらに引き込まれ、その結果としてこれら2個のダイオードがターンオンします(≈100µA)。この時点でV_{DIS}からさらに引き出された電流は、Q1のエミッタ - ベース間電圧を約0Vに保持する2個のダイオードを通過します。この動作によりQ1から出力されるコレクタ電流が遮断され、アンプがターンオフします。ディスエーブル動作モード



図10.G=+10、広帯域、高精度の複合構成アンプ回路



図11. ディスエーブル制御機能の簡略化回路

時の電源電流は図11の回路動作に必要な電流だけに過ぎません。 この追加回路は、ターンオン時間をターンオフ時間よりも高速に します(メイク・ピフォア・プレーク)。

ディスエーブル動作モードに設定すると、出力と入力の各ノードがハイ・インピーダンス状態に入ります。OPA681を+1のゲイン で動作させる場合には、これによって出力側のインピーダンスが 非常に高くなり(4pF||1M Ω)、非常に高い信号絶縁性能が確保さ れます。OPA681を+1よりも高いゲインで動作させる場合には、 トータルの帰還ネットワーク抵抗値($R_F + R_G$)が出力側で見られる インピーダンスとして現れますが、依然として回路の順方向およ び逆方向の絶縁性能は高いレベルに維持されます。アンプを反転 構成にすると、入力と出力は帰還ネットワーク抵抗($R_F + R_G$)を通 して接続されるので、入力と出力間の絶縁性能が比較的劣化する 結果になります。

ディスエーブル動作モード時に重要となる1つのパラメータ は、ディスエーブル・モードと通常動作との切替え時に発生する 出力グリッチです。入力信号が0Vのときに図1の回路で発生する グリッチの特性を図12に示します。DISピン電圧とともに、出力 ピンのグリッチ波形をこの図では示しています。

DIS制御ラインの遷移エッジ・レート(dv/dt)によって、このグ リッチ特性は左右されます。図12では、グリッチの振幅レベルの 減少が観測されなくなるまでエッジ・レートを下げています。よ り高速なロジック・ラインからV_{DIS}ピンに簡単な構成のRCフィル タ回路を追加することで、図に示す約1V/nsの最大スルーレート が達成できます。遷移時間が極度に高速のロジックを使用する場 合には、ロジック・ゲートとDIS入力ピンの間に直列に2kΩ抵抗を 接続すると、DISピン上の寄生入力容量のみを使用しただけの十 分な帯域幅制限が行なわれるとともに、十分なロジック・レベル・ スイングも保証されます。





熱解析

OPA681は高い出力パワー能力を備えているので、極端な動作 条件下ではヒートシンクまたは強制的なエアフローが必要になり ます。下記に説明するように、最大許容接合部温度によって内部 消費電力の最大許容値が設定されます。接合部温度の最大値が +175 を超えてはなりません。

動作接合部温度 (T_J) は $T_A + P_D \times \theta_A$ の式から求められます。内 部消費電力 (P_D) の合計値は、無信号時の消費電力 (P_{DO}) と出力段 で負荷パワーを供給するために消費される追加電力(P_{DL})の和で す。無信号時の消費電力は、無負荷時の電源電流とデバイスの電 源電圧の合計値を単に乗算した値です。 P_{DL} は必要な出力信号と 負荷に応じて変動しますが、グランド接続の抵抗性負荷の場合に は、出力が各電源電圧(まったく等しいバイポーラ電源の場合)の 1/2に等しい電圧に固定されているときに最大になります。この 条件下で R_L に帰還ネットワーク負荷が含まれる場合、 $P_{DL} = V_s^2/(4 \times R_L)$ となります。

内部消費電力を決定するのは出力段における消費電力であっ て、負荷に対する消費電力ではない点に注意してください。ワー ストケースの例として、+85 の最大規定周囲温度で動作し、グ ランド接続された20Ωの抵抗負荷を+2.5V DCに対してドライプす る図1の回路でOPA681N(6ピンのSOT23パッケージ)を使用した 場合の接合部温度Τ₃の最大値を計算してみます。

P_D = 10V × 7.2mA + 5²/(4 × (20Ω || 804Ω)) = 392mW T,**の最大値** = +85 + (0.39W × 150 /W) = 144

この値は接合部温度として規定されている最大値を十分に下 回っていますが、システムの信頼性を確実に保証するためには、 これよりも低い接合部温度を保証することが必要です。これは ワーストケースの内部消費電力であり、P_{DL}を算出するには実際 の信号値および負荷を使用します。出力に電流を強制的にシンク させて正の電圧を出力することや、出力から電流をソースさせて 負の電圧を出力することが負荷に必要な場合に、内部消費電力が 最高のレベルに達する可能性があります。このような場合には内 部で大きな電圧降下が発生して、高レベルの電流が出力トランジ スタに流れ込みます。代表的性能曲線に示す出力電圧と電流の制 限の図では、このような条件下で発生する1Wの最大内部消費電 力の範囲の境界を示しています。

回路基板のレイアウト設計に関する考慮事項

OPA681のような高周波数動作のアンプから最適性能を引き出 すには、回路基板レイアウトの寄生容量や外付け部品の選択につ いて細心の注意を払うことが必要です。以下にプリント回路基板 のレイアウト設計および部品の選択について推奨事項を記載し ます。

- a) すべての信号I/OピンとACグランド間の寄生容量を最小限に抑えます。出力ピンと反転入力ピンに寄生容量が存在すると動作が不安定になり、非反転入力上に寄生容量があると、信号源インピーダンスと相互作用を起こして予想外に帯域幅が制限されることになります。不要な容量を低減するには、信号I/Oピン周囲のすべてのグランド・プレーンおよび電源プレーンについてこれらのピンの周囲に窓を開放することが必要です。これ以外の領域のグランド・プレーンと電源プレーンは、完全な状態のままにしておきます。
- b)電源ピンから0.1µFの高周波数デカップリング・コンデンサまでの距離を最小限に抑えます(0.25インチ以下)。グランド・プレーンと電源プレーンのレイアウトは、これらのピンで信号I/Oピンと接近しないように注意します。ピンとデカップリング・コンデンサ間のインダクタンスを最小限に抑えるために、電源とグランドのパターン幅を狭くすることは避けてください。(ピン4および7上の)電源接続は必ずこれらのコンデンサを使用してデカップリングします。2つの電源(バイポーラ動作の場合)間にオプションとして用意した電源デカップリング用コンデンサを配置すると、2次高調波歪み性能が改善されます。より低

い周波数で有効な容量のもっと大きなデカップリング・コンデ ンサ(2.2μF~6.8μFまでの容量)もメインの電源ピンに接続しま す。これらのコンデンサはデバイスから多少離して配置し、 PC基板の同じ領域に実装されている複数個のデバイス間で共 有することができます。

- c) OPA681の高周波数性能は、外付け部品の選択と配置を慎重に 行なうことによって維持されます。抵抗にはリアクタンスの非 常に低いタイプを使用します。表面実装抵抗が最も効果的で、 全体の回路レイアウトを小さくできます。金属皮膜型または カーボン・コンポジット軸方向リード線型抵抗も良好な高周波 数性能が得られます。これらのリード線とPC基板の配線ト レースも同様に可能な限り短くしてください。高周波数アプリ ケーションには巻線タイプの抵抗を絶対に使用しないでくださ い。出力ピンと反転入力ピンは寄生容量の影響を最も受けやす いので、帰還抵抗や直列出力抵抗を接続する場合には、常に出 カピンに可能な限り近づけて配置してください。非反転入力終 端抵抗などの他のネットワーク部品も同様に、パッケージに近 接させて配置してください。部品の両面実装が可能であれば、 帰還抵抗をパッケージの裏面の出力ピンと反転入力ピン間に直 接的に実装して下さい。既に説明したように、周波数応答性は 主として帰還抵抗の値によって決まります。この値を大きくす ると帯域幅が下がり、逆にこの値を小さくするとピーク・レベ ルの大きな周波数応答性が得られます。±5V電源および+2のゲ イン設定条件の特性仕様に適用している402Ωの帰還抵抗はよ いスターティング・ポイントです。ユニティ・ゲイン・フォロア・ アプリケーションでは直接的に短絡するのではなく、453Ωの 帰還抵抗の使用が推奨される点に注意してください。電流帰還 型オペアンプの場合には、ユニティ・ゲイン・フォロア構成の場 合であっても、安定性を制御するためには帰還抵抗が必要にな ります。
- d)回路基板上の他の広帯域デバイスとの接続には、短いパターン を直接的に使用するか、またはオンボードの伝送ラインを使用 してください。短い配線接続では、パターンと隣接デバイスの 入力を一体の容量性負荷と考えます。比較的広いパターン幅 (50~100ミル)を使用することが必要で、可能であればその周 囲のグランド・プレーンと電源プレーンを開放します。全体の 容量性負荷を求めて、推奨R。対容量性負荷のプロット図からR。 の値を設定してください。OPA681は公称値2pFの寄生容量負 荷で動作するように補償されているので、小さい寄生容量性負 荷(<5pF)に対してはR。は必要ありません。長いパターンが必 要で、両側終端の伝送ラインに固有の6dBの信号損失が許容さ れる場合には、マイクロストリップまたはストリップ・ライン の手法によってインピーダンス・マッチングのとれた伝送ライ ンを使用します。回路基板上では50Ωによる終端は必要なく、 実際には歪み対負荷のプロット図に示しているように高イン ピーダンス負荷の方が歪みが改善されます。回路基板の材質や 必要なパターンの寸法に基づいて決まる回路基板パターンの特 性インピーダンスとともに、OPA681の出力からのパターンに マッチング用直列抵抗を使用し、相手側デバイスの入力に終端 シャント抵抗を使用します。終端インピーダンスが相手側デバ

イスのシャント抵抗と入力インピーダンスの並列な組み合わせ になる点にも注意してください。この全体の実効インピーダン スをパターンのインピーダンスと一致するように設定すること が必要です。OPA681は高い電圧および電流出力能力を備えて いるので、複数個の接続先デバイスをそれぞれ直列抵抗とシャ ント終端抵抗をもった別々の伝送ラインとして扱うことが可能 です。2重終端伝送ラインの6dBの減衰損失が許容できない場 合には、長いパターンをソース側だけ直列に終端することが可 能です。この場合にはパターンを容量性負荷として扱い、推奨 R_s対容量性負荷のプロット図に示しているように直列抵抗の値 を設定してください。ただし、2重終端ラインと同様の信号の 完全性は維持されません。接続先デバイスの入力インピーダン スが低ければ、終端インピーダンスに対して直列の出力によっ て形成される分圧器によって信号がある程度減衰します。

e) OPA681のような高速デバイスにソケットの使用は推奨できま せん。ソケットの使用によってリード長と各ピン間の容量が増 加することになり、これが原因で極めて厄介な寄生ネットワー クが形成され、平坦で安定した周波数応答性を確保することが ほとんど困難になります。回路基板上にOPA681を半田付けす ると、最良の結果が得られます。DIPパッケージのソケット装 着が必要な場合には、高周波数のフラッシュ・マウント・ピン (例: McKenzie Technology社の710Cなど)を使用すると、良好 な結果が得られます。

入力および ESD 保護

OPA681は非常に高速のコンプリメンタリ・バイポーラ・プロセ スで製造されています。この非常に微細なデバイスは内部接合部 のプレークダウン電圧が比較的低く抑えられています。このプ レークダウン電圧は絶対最大定格で規定されています。デバイス のピンはすべて図13に示すように、電源に対する内部ESD保護用 のダイオードによって保護されています。

これらのダイオードは、電源電圧を超える入力オーバー・ドラ イプ電圧に対する適切な保護も行ないます。保護ダイオードは 30mA(標準値)の連続電流をサポートできます。これよりも高い レベルの電流が発生する可能性がある場合には(例えば、OPA681 に対してドライプをかける±15V電源動作部品を使用するシステ ムなど)、2個の入力間に直列に電流制限用抵抗を追加することが 必要です。これらの抵抗の値は可能な限り低くしてください。高 い値の抵抗を使用すると、ノイズ性能と周波数応答性が劣化し ます。



図13. 内部ESD保護回路





