



## 16**ビット、クワッド、電圧出力** D/A**コンバータ**

### 特長

● 低消費電力: 200mW

● ユニポーラまたはバイポーラ動作

単一電源出力範囲:+10∨両電源出力範囲:±10∨

● セトリングタイム: 10µs(0.003%まで)

● **単調性:** 16**ビット(**-40 ~+85 )

● プログラマブル・リセット: ミッドスケール またはゼロスケール

● データのリードバック

● ダブル・バッファ方式のデータ入力


### アプリケーション

- プロセス制御
- 自動試験装置のピン・エレクトロニクス
- 閉ループ・サーボ制御
- モータ制御
- データ・アクイジション・システム
- DAC-PER-PINプログラマ

### 概要

DAC7744は、仕様温度範囲にわたり16ビットの単調性が保証されたクワッド・タイプの16ビット電圧出力D/Aコンパータです。16ビットのパラレルデータ入力、全てのDACの同時更新が可能なダブル・パッファ方式のDAC入力ロジック、内部入力レジスタのリードバック・モードを備えています。非同期のプログラマブル・リセット機能は、全てのレジスタをミッドスケール(8000<sub>H</sub>)またはゼロスケール(0000<sub>H</sub>)コードに設定します。DAC7744は、+15Vの単一電源または+15V、-15Vおよび+5Vの電源で動作します。

小型かつ低消費電力のDAC7744は、自動試験装置、DAC-PER-PINプログラマ、データ・アクイジション・システム、閉ループ・サーボ制御に理想的です。パッケージは、48ピンSSOPで供給され、-40 から+85 の温度範囲で仕様が保証されています。



### 仕様(両電源)

特に記述のない限り、 $T_A = T_{MIN} \sim T_{MAX}$ 、 $V_{CC} = +15$ V、 $V_{DD} = +5$ V、 $V_{SS} = -15$ V、 $V_{REF} H = +10$ V、 $V_{REF} L = -10$ Vです。

			DAC7744	·Ε	DAC7744EB			DAC7744EC			
パラメータ	条件	最小	標準	最大	最小	標準	最大	最小	標準	最大	単位
精度 直線性誤差 T <sub>MIN</sub> ~T <sub>MAX</sub> 直線性のマッチング 微分直線性誤差 T <sub>MIN</sub> ~T <sub>MAX</sub>	T = 25 T = 25		±4	±3 ±4 ±3 ±3		*	* * ±2 ±2		±2	±2 ±3 ±1 ±1	LSB LSB LSB LSB LSB
$T_{MIN} \sim T_{MAX}$ 単調性、 $T_{MIN} \sim T_{MAX}$ パイポーラ・ゼロ誤差、 $T_{MIN} \sim T_{MAX}$ フルスケール誤差 フルスケール誤差、 $T_{MIN} \sim T_{MAX}$ パイポーラ・ゼロのマッチング フルスケールのマッチング 電源除去比( PSRR )	T = 25  T = 25  チャンネル間のマッチング チャンネル間のマッチング フルスケール	14	±0.01	±0.025 ±0.05 ±0.025 ±0.05 ±0.024 ±0.024 25	15		* * * * * * *	16		* * * * * * * * *	Bits % of FSR ppm/V
アナログ出力 電圧出力 出力電流 最大負荷キャパシタンス 短絡電流 短絡時間	V <sub>ss</sub> 、V <sub>pp</sub> またはGND	V <sub>REF</sub> L ±5	500 ±20 無制限	V <sub>REF</sub> H	*	* * *	*	*	* * *	*	V mA pF mA
リファレンス入力 高電位リファレンス入力電圧範囲 低電位リファレンス入力電圧範囲 高電位リファレンス入力電流 低電位リファレンス入力電流		V <sub>REF</sub> L+1.25 -10 -0.3 -3.2		+10 V <sub>REF</sub> H-1.25 2.6 -0.3	*	*	*	*	*	*	V V mA mA
<b>ダイナミック特性</b> セトリングタイム チャンネル間クロストーク デジタル・フィードスルー 出力雑音電圧	±0.003%まで、 20V出力ステップ 図5参照 f = 10kHz		9 0.5 2 60	11		* * *	*		* * * *	*	μs LSB nV-s nV/√Hz
デジタル入力 V <sub>IH</sub> V <sub>IL</sub> I <sub>IH</sub>		0.7 • V <sub>DD</sub>		V <sub>DD</sub> 0.3 • V <sub>DD</sub> ±10 ±10	*		* *	*			V V μΑ μΑ
デジタル出力 V <sub>OH</sub> V <sub>OL</sub>	I <sub>OH</sub> = -0.8mA I <sub>OL</sub> = 1.6mA	3.6	4.5 0.3	0.4	*	*	*	*	*	*	V V
電源 V <sub>DD</sub> V <sub>CC</sub> V <sub>SS</sub> I <sub>DD</sub> I <sub>CC</sub> I <sub>SS</sub> 電力		+4.75 +14.25 –14.25	+5.0 +15.0 -15.0 50 6 -5 170	+5.25 +15.75 -15.75	* * *	* * * * * *	* *	* *	* * * * * *	* *	V V V μA mA mA
<b>温度範囲</b> 仕様に規定された性能		-40		+85	*		*	*		*	

<sup>\*</sup>印は、DAC7744Eのグレードと同じ値であることを示します。

このデータシートに記載されている情報は、信頼し得るものと考えておりますが、不正確な情報や記載漏れ等に関して弊社は責任を負うものではありません。情報の使用について弊社は責任を負えませんので、各ユーザーの責任において御使用下さい。価格や仕様は予告なしに変更される場合がありますのでご了承下さい。ここに記載されているいかなる回路についても工業所有権その他の権利またはその実施権を付与したり承諾したりするものではありません。弊社は弊社製品を生命維持に関する機器またはシステムに使用することを承認しまたは保証するものではありません。

### 仕様(単一電源)

特に記述のない限り、 $T_A = T_{MIN} \sim T_{MAX}$ 、 $V_{CC} = +15$ V、 $V_{DD} = +5$ V、 $V_{SS} = GND$ 、 $V_{REF}H = +10$ V、 $V_{REF}L = +50$ mVです。

		DAC7744E			D.	AC7744E	В	DAC7744EC			
パラメータ	条件	最小	標準	最大	最小	標準	最大	最小	標準	最大	単位
精度 直線性誤差 <sup>(1)</sup> 「 <sub>MM</sub> ~ T <sub>MAX</sub> 直線性のマッチング 微分直線性誤差 T <sub>MIN</sub> ~ T <sub>MAX</sub>	T = 25 T = 25		±4	±3 ±4 ±3 ±3		*	* * ±2 ±2		±2	±2 ±3 ±1 ±1	LSB LSB LSB LSB LSB
#MIN	T = 25  T = 25  チャンネル間のマッチング チャンネル間のマッチング フルスケール	14	±0.01	±0.025 ±0.05 ±0.025 ±0.025 ±0.024 ±0.024 25	15		* * * * * * *	16		* * * * * * *	Bits % of FSR ppm/V
アナログ出力 電圧出力 出力電流 最大負荷キャパシタンス 短絡電流	$V_{REF}L = 0V, V_{SS} = 0V$ $R = 10k\Omega$	0 ±5	500 ±20	V <sub>REF</sub> H	*	* * *	*	*	* *	*	V mA pF mA
短絡時間  リファレンス入力  高電位リファレンス入力電圧範囲 低電位リファレンス入力電圧範囲 高電位リファレンス入力電流 低電位リファレンス入力電流	V <sub>SS</sub> 、V <sub>cc</sub> またはGND	V <sub>REF</sub> L+1.25 0 -0.3 -1.5	無制限	+10 V <sub>REF</sub> H - 1.25 1.0 -0.3	*	*	*	*	*	*	V V mA mA
<b>ダイナミック特性</b> セトリングタイム チャンネル間クロストーク デジタル・フィードスルー 出力雑音電圧	±0.003%まで、 10V出力ステップ 図6参照 f = 10kHz		8 0.5 2 60	10		* * *	*		* * *	*	μs LSB nV-s nV/√Hz
デジタル入力 V <sub>IH</sub> V <sub>IL</sub> I <sub>IH</sub> I <sub>IL</sub>		0.7 • V <sub>DD</sub>		V <sub>DD</sub> 0.3 • V <sub>DD</sub> ±10 ±10	*		* * *	*			V V μΑ μΑ
デジタル出力 V <sub>OH</sub> V <sub>OL</sub>	I <sub>OH</sub> = -0.8mA I <sub>OL</sub> = 1.6mA	3.6	4.5 0.3	0.4	*	*	*	*	*	*	V V
電源 V <sub>DD</sub> V <sub>CC</sub> V <sub>SS</sub> I <sub>DD</sub> I <sub>CC</sub> 電力		+4.75 +14.25	+5.0 +15.0 0 50 3.5 50	+5.25 +15.75	*	* * * * *	*	*	* * * * * * *	*	V V V μA mA mW
<b>温度範囲</b> 仕様に規定された性能		-40		+85	*		*	*		*	

<sup>\*</sup>印は、DAC7744Eのグレードと同じ値であることを示します。 注:(1) $_{\rm ss}$  = 0 $_{\rm ss}$  = 0 $_{\rm ss}$  の 場合、ゼロスケール誤差が負になる可能性があるため、仕様は0021 $_{\rm H}$ 以上のコードに適用されます。

### 絶対最大定格(1)

V ~V	0.3\/~+33\/
V <sub>CC</sub> ~ V <sub>SS</sub>	0.37 +327
V <sub>cc</sub> ~ AGND	
V <sub>ss</sub> ~ AGND	+0.3V ~ -16V
AGND ~ DGND	0.3V ~ +0.3V
V <sub>REE</sub> H ~ AGND	9V ~ +11V
V <sub>REF</sub> L ~ AGND	
V <sub>DD</sub> ~ GND	0.3V ~ +6V
V <sub>REE</sub> H ~ V <sub>REE</sub> L	–1V ~ 22V
デジタル入力電圧( 対GND )	$-0.3V \sim V_{DD} + 0.3V$
デジタル出力電圧( 対GND )	0.3V ~ V <sub>DD</sub> +0.3V
最大接合部温度	+150
動作温度範囲	40 ~ +85
保存温度範囲	65 ~ +150
リード温度( 10秒間の半田付け )	+300

注:(1) 定格を超えるオーバ・ストレスは、デバイスに永久的な損傷を与えます。また長時間にわたり、絶対最大定格の条件下で使用すると、デバイスの信頼性が損なわれることがあります。

# X

### 静電気放電対策


静電気放電はわずかな性能の低下から完全なデバイスの故障に 至るまで、様々な損傷を与えます。すべての集積回路は、適切 なESD保護方法を用いて、取扱いと保存を行うようにして下さ い。高精度の集積回路は、損傷に対して敏感であり、極めてわ ずかなパラメータの変化により、デバイスに規定された仕様に 適合しなくなる場合があります。

#### パッケージ情報/ご発注の手引き


モデル	直線性誤差 (LSB)	微分非直線性 (LSB)	パッケージ	パッケージ 図番号	仕様温度範囲	<b>発注番号</b> (1)	供給時の状態
DAC7744E	±4	±3	48ピンSSOP	333	-40 ~ +85	DAC7744E	マガジン
DAC7744E	±4	±3	48ピンSSOP	333	-40 ~ +85	DAC7744E/1K	テープリール
DAC7744EB	±4	±2	48ピンSSOP	333	-40 ~ +85	DAC7744EB	マガジン
DAC7744EB	±4	±2	48ピンSSOP	333	-40 ~ +85	DAC7744EB/1K	テープリール
DAC7744EC	±3	±1	48ピンSSOP	333	-40 ~ +85	DAC7744EC	マガジン
DAC7744EC	±3	±1	48ピンSSOP	333	-40 ~ +85	DAC7744EC/1K	テープリール

注:(1)スラッシュ(/)の付いたモデルは、その後に示される数量を単位として、テープリールでのみ供給されます(例えば、/1Kはリール1本あたり1,000個入りであることを示します)。 "DAC7744E/1K "を発注すると、1,000個入りテープリール1本が納品されます。(2)詳細図および寸法表は、データシートの巻末を参照してください。

#### ESD保護回路




ピン配置





ピン	名称	説明
1	DB15	データ・ビット15、MSB
2	DB14 DB13	データ・ビット14 データ・ビット13
4	DB13 DB12	データ・ビット13
5	DB11	データ・ビット11
6	DB10	データ・ビット10
7	DB9	データ・ビット9
8	DB8	データ・ビット8
9	DB7	データ・ビット7
10	DB6	データ・ビット6
11	DB5	データ・ビット5
12	DB4	データ・ビット4
13 14	DB3 DB2	データ・ビット3 データ・ビット2
15	DB2 DB1	データ・ビット2
16	DB0	データ・ビット0、LSB
17	RSTSEL	^
18	RST	の場合、DACレジスタはRSTコマンドによってミッドスケールに設定される。"ロー"の場合、DACレジスタはRSTコマンドによってゼロに設定される。 リセット。エッジでトリガする。DAC入出力レジス
19	LOADDAC <sub>s</sub>	タをRSTSELの状態に応じてミッドスケールまたは ゼロに設定する。 DAC出力レジスタ・ロード制御。立ち上がりエッジで
20	R/W	トリガする。 CSでイネーブルされ、入力レジスタのデータの読み
21	A1	取りと書き込みを制御する。 CSでイネーブルされ、AOとの組み合わせにより各
22	A0	DAC入力レジスタを選択する。 CSでイネーブルされ、A1との組み合わせにより各 DAC入力レジスタを選択する。
23	<del>_</del>	チップ・セレクト。アクティブ"ロー "。
24	DGND	デジタル・グランド
25	V <sub>DD</sub>	正電源
26	V <sub>cc</sub>	正電源
27	AGND	アナログ・グランド
28	V <sub>ss</sub>	負電源 日本の日本日本
29	V <sub>out</sub> D	DAC Dの電圧出力
30	V <sub>оит</sub> D Sense	DAC Dの出力アンプの反転入力。帰還ループを負荷で閉じるために使用する。
31	V <sub>REF</sub> L CD Sense	DAC CとDの低電位リファレンス・センス入力
32	V <sub>REF</sub> L CD	DAC CとDの低電位リファレンス入力
33 34	$V_{REF}H$ CD $V_{RFF}H$ CD Sense	DAC CとDの高電位リファレンス入力 DAC CとDの高電位リファレンス・センス入力
35	V <sub>REF</sub> H CD Sense	DAC CとDの向电位・ウファレンス・センスパカー DAC Cの電圧出力
36	V <sub>out</sub> C Sense	DAC Cの出力アンプの反転入力。帰還ループを負荷
27	V B	で閉じるために使用する。
37	V <sub>out</sub> B	DAC Bの電圧出力
38	V <sub>оит</sub> B Sense	DAC Bの出力アンプの反転入力。帰還ループを負荷で閉じるために使用する。
39	V <sub>REF</sub> H AB Sense	DAC AとBの高電位リファレンス・センス入力
40	V <sub>REF</sub> H AB	DAC AとBの高電位リファレンス入力
41	V <sub>REF</sub> L AB	DAC A LBの低電位リファレンス入力
42	V <sub>REF</sub> L AB Sense	DAC Aの電圧出力
43 44	V <sub>оυτ</sub> Α V <sub>оυτ</sub> A Sense	DAC Aの電圧出力  DAC Aの出力アンプの反転入力。帰還ループを負荷
	V <sub>OUT</sub> A Selise	で閉じるために使用する。
45	NC	接続なし、オープン)
46	NC	接続なし(オープン)
47	NC	接続なし(オープン)
48	NC	接続なし(オープン)


特に記述のない限り、 $T_A = +25$  、 $V_{DD} = +5V$ 、 $V_{CC} = +15V$ 、 $V_{SS} = 0V$ 、 $V_{REF}H = +10V$ 、 $V_{REF}L = 0V$ 、代表的ユニットです。

#### +25












+85







特に記述のない限り、 $T_A = +25$  、 $V_{DD} = +5V$ 、 $V_{CC} = +15V$ 、 $V_{SS} = 0V$ 、 $V_{REF}H = +10V$ 、 $V_{REF}L = 0V$ 、代表的ユニットです。


#### +85







-40














特に記述のない限り、 $T_A = +25$  、 $V_{DD} = +5V$ 、 $V_{CC} = +15V$ 、 $V_{SS} = 0V$ 、 $V_{REF}H = +10V$ 、 $V_{REF}L = 0V$ 、代表的ユニットです。



















特に記述のない限り、 $T_{_A}$  = +25 、  $V_{_{DD}}$  = +5V、 $V_{_{CC}}$  = +15V、 $V_{_{SS}}$  = 0V、 $V_{_{REF}}$ H = +10V、 $V_{_{REF}}$ L = 0V、代表的ユニットです。





















特に記述のない限り、 $T_A = +25$  、 $V_{DD} = +5V$ 、 $V_{CC} = +15V$ 、 $V_{SS} = 0V$ 、 $V_{REF}H = +10V$ 、 $V_{REF}L = 0V$ 、代表的ユニットです。















特に記述のない限り、 $T_{_A}$  = +25 、 $V_{_{DD}}$  = +5V、 $V_{_{CC}}$  = +15V、 $V_{_{SS}}$  = -15V、 $V_{_{REF}}$ H = +10V、 $V_{_{REF}}$ L = -10V、代表的ユニットです。

#### +25












+85







特に記述のない限り、 $T_A$  = +25 、 $V_{DD}$  = +5V、 $V_{CC}$  = +15V、 $V_{SS}$  = -15V、 $V_{REF}$ H = +10V、 $V_{REF}$ L = -10V、代表的ユニットです。


+85







-40














特に記述のない限り、 $T_A = +25$  、 $V_{DD} = +5V$ 、 $V_{CC} = +15V$ 、 $V_{SS} = -15V$ 、 $V_{REF}H = +10V$ 、 $V_{REF}L = -10V$ 、代表的ユニットです。



















特に記述のない限り、 $T_A = +25$  、 $V_{DD} = +5V$ 、 $V_{CC} = +15V$ 、 $V_{SS} = -15V$ 、 $V_{REF}H = +10V$ 、 $V_{REF}L = -10V$ 、代表的ユニットです。
















特に記述のない限り、 $T_{A}=+25$  、 $V_{DD}=+5V$ 、 $V_{CC}=+15V$ 、 $V_{SS}=-15V$ 、 $V_{REF}H=+10V$ 、 $V_{REF}L=-10V$ 、代表的ユニットです。





### 動作原理

DAC7744は、クワッド・タイプの16ビット電圧出力D/Aコンパータ(DAC)です。アーキテクチャは、3つのMSBをセグメント化したR-2Rラダー構成で、後段にパッファとして動作するオペアンプがあります。各DACごとにR-2Rラダー・ネットワーク、MSBセグメント、出力オペアンプがあります(図1参照)。最小電圧出力(ゼロスケール)および最大電圧出力(フルスケール)は、それぞれ外部電圧リファレンスV<sub>REF</sub>LおよびV<sub>REF</sub>Hによって設定し

ます。デジタル入力は16ビットのパラレル・ワードで、DAC入力レジスタにはリードバック機能があります。DAC7744は、+15Vの単一電源または±15Vの両電源で動作させることができ、全てのDACの出力電圧およびDACレジスタを直ちにミッドスケール(コード8000<sub>H</sub>)またはゼロスケール(コード0000<sub>H</sub>)に設定するリセット機能を備えています。DAC7744の基本動作については図2および3を参照して下さい。




図1. DAC7744のアーキテクチャ




図2.DAC7744の基本的な単一電源動作





図3. DAC7744の基本的な両電源動作

#### アナログ出力

 $V_{ss} = -15V$ (両電源動作)のとき、出力アンプは電源レールの4V以内までスイングでき、-40 ~+85 の温度範囲にわたり保証されています。 $V_{ss} = 0V$ (単一電源動作)で $R_{LOAD}$ もグランドに接続しているとき、出力はグランドまでスイングできます。 $V_{ss} = 0V$ のときは、ゼロスケール誤差の測定にも注意が必要です。出力アンプのオフセットが負の場合、出力電圧はグランド以下にスイングできないため、最初のいくつかのデジタル入力コード  $(0000_{H}, 0001_{H}, 0002_{H}$ など)で出力電圧が変化しないことがあります。負の制限値の-5mVの場合、最初の仕様出力はコード  $0021_{H}$ から始まります。

D/Aコンパータは高精度なため、接地や接触抵抗などのシステム設計の問題が非常に重要になります。フルスケール・レンジが10Vの16ビット・コンパータでは、1LSBの値は152μVになります。負荷電流が1mAの場合、わずか150mΩの配線およびコネクタの直列抵抗(R<sub>wz</sub>、図4参照)によって150μVの電圧降下が発生します。システム・レイアウトの観点からは、標準的な1オンス銅箔プリント基板の面積当たりの抵抗が0.5mΩであることから、負荷が1mAの場合、幅20ミリインチ、長さ6インチのプリント基板のパターンで150μVの電圧降下が発生することになります。DAC7744では、高開ループ・ゲインの出力アンプのフォースおよびセンスの出力構成を使用できます。この機能によって出力アンプのループを負荷で閉じ(図4参照)、高精度な出力電圧を確保できます。



**図**4.アナログ出力の閉ループ構成(DAC7744の1/2)。R<sub>W</sub>は配線 の抵抗を示す。

#### リファレンス入力

リファレンス入力 $V_{REF}$ Lおよび $V_{REF}$ Hは、 $V_{REF}$ Hが $V_{REF}$ Lより 1.25V以上高い限り、 $V_{SS}$  + 4Vから $V_{CC}$ -4Vまでの任意の電圧を使用することができます。各DACの最小出力は、 $V_{REF}$ L + わずかなオフセット電圧(ほぼ出力オペアンプのオフセット)に等しくなります。最大出力は、 $V_{REF}$ H + 同様のオフセット電圧に等しくなります。 $V_{SS}$ (負電源)は、グランドに接続するか、-14.25Vから-15.75Vの範囲に保たなければならないことに注意して下さい。 $V_{SS}$ の電圧は、コンパータ内部の複数のパイアス・ポイントを設定します。 $V_{SS}$ が上記の2つの構成のいずれでもない場合、パイアス値が不正になり、デバイスの正しい動作が保証されません。

V<sub>REF</sub>Hに流れ込みV<sub>REF</sub>Lから流れ出る電流は、DACの出力電圧 に依存し、数マイクロアンペアから約2.0ミリアンペアまでの範 囲で変動します。リファレンス入力は、リファレンスに対して変動する負荷として作用します。リファレンスが必要な電流をシンクまたはソースできる場合、リファレンス・バッファは不要です。DAC7744は、変動するリファレンス電流や回路インピーダンスによって発生する内部誤差を最小限に抑えることができるリファレンスのドライブおよびセンス端子を備えています。図5から図12に、各種のリファレンスの構成と、直線性および微分直線性への影響を示します。

最初にアナログ電源(またはアナログ電源とリファレンス電源)をオンにする必要があります。最初にリファレンス電源をオンにした場合、 $V_{cc}$ および $V_{ss}$ 電源がESD保護ダイオードを介してリファレンスから供給されます(4ページ参照)。




図5.両電源の性能曲線に使用したバッファ付きリファレンスの構成(DAC7744の1/2)




図6.単一電源の性能曲線に使用した低電位リファレンスが50mVのバッファ付きリファレンス(DAC7744の1/2)




図7. 図8の積分直線性および微分直線性誤差の曲線




図8.V<sub>REF</sub>L = -5V、V<sub>REF</sub>H = +5V**の両電源パッファ付きリファレンス(** DAC7744**の**1/2 **)** 




図9.V<sub>REF</sub>L = 50mV、V<sub>REF</sub>H = +5V**の単一電源パッファ付きリファレンス** 




図10.図9の積分直線性および微分直線性誤差の曲線

A1	A0	R/W	cs	RST	RSTSEL	LOADDACS	入力レジスタ	DAC <b>レジスタ</b>	モード	DAC
L	L	L	L	Х	Х	X	書き込み	ホールド	書き込み入力	Α
L	Н	L	L	Х	Х	X	書き込み	ホールド	書き込み入力	В
Н	L	L	L	Х	X	X	書き込み	ホールド	書き込み入力	С
Н	Н	L	L	Х	X	X	書き込み	ホールド	書き込み入力	D
L	L	Н	L	Х	Х	X	読み取り	ホールド	読み取り入力	Α
L	Н	Н	L	Х	Х	X	読み取り	ホールド	読み取り入力	В
Н	L	Н	L	Х	Х	X	読み取り	ホールド	読み取り入力	С
Н	Н	Н	L	Х	X	X	読み取り	ホールド	読み取り入力	D
X	Х	Х	Н	Х	X	<b>1</b>	ホールド	書き込み	更新	全て
X	Х	Х	Н	Х	X	Н	ホールド	ホールド	ホールド	全て
X	Х	Х	Х	1	L	X		ゼロにリセット	ゼロにリセット	全て
X	Х	X	X	1	Н	Х		ミッドスケールにリセット	ミッドスケールにリセット	全て

表 . DAC7744**のロジックの真理値表** 

#### デジタル・インターフェース

表I にDAC7744の基本的なコントロール・ロジックを示します。各DACレジスタは、レベル・トリガではなくエッジ・トリガで動作することに注意して下さい。LOADDACS信号が"ハイ"に遷移すると、DACレジスタにあるデジタル・ワードがラッチされます。1段目のレジスタ(入力レジスタ)は、A0、A1、R/W、およびCS入力によってトリガされます。一度に1つのレジスタだけがトランスペアレントになります。

ダブル・バッファ方式のアーキテクチャは、各DACの入力レジスタにいつでも書き込みを実行し、LOADDACSの立ち上がリエッジで全てのDAC電圧を同時に更新できるように設計されています。また、任意の時点でDAC入力レジスタに書き込みを実行し、LOADDACSに接続したトリガ信号によってDAC出力電圧を同期して変更することもできます。

#### デジタルのタイミング

図11および表 は、DAC7744のデジタル・インターフェースの タイミングを表しています。

#### デジタル入力のコーディング

DAC7744**の入力データは、ストレート・バイナリ・フォーマットです。**出力電圧は式1で求められます。

$$V_{OUT} = V_{REF}L + \frac{(V_{REF}H - V_{REF}L) \cdot N}{65,536}$$
 (1)

ここで、Nはデジタル入力コードです。この式には、オフセット(ゼロスケール)またはゲイン(フルスケール)誤差の影響は含まれていません。

#### デジタル制御のプログラマブル電流ソース

DAC7744は、プログラマブル電流ソースなどのアプリケーション回路の設計に広い柔軟性を持たせるユニークな機能を備えています。DAC7744では出力アンプの開ループ構成と差動リファレンス入力の両方を利用できます。出力アンプの開ループ構成によりループ内にトランジスタを配置してデジタル制御の単方向電流ソースを実現し、差動リファレンスによりフルスケール電流とゼロスケール電流の両方をプログラムすることができます。出力電流は次のように計算されます。

$$I_{OUT} = \left( \left( \frac{V_{REF}H - V_{REF}L}{R_{SENSE}} \right) \bullet \left( \frac{N}{65,536} \right) \right) + (V_{REF}L / R_{SENSE})$$

図12にDAC7744の4mAから20mAの電流出力構成を示します。 出力電流は式3によって計算されます。

$$I_{OUT} = \left( \left( \frac{5V - 1V}{250\Omega} \right) \bullet \left( \frac{N}{65.536} \right) \right) + \left( \frac{1V}{250\Omega} \right)$$
 (3)

フルスケールの出力電流は16mAとゼロ電流の4mAの合計です。ゼロスケールの出力電流は $4mA(1V/250\Omega)$ のオフセット電流です。




図11.デジタル入出力のタイミング

記号	説明	最小	標準	最大	単位
t <sub>RCS</sub>	読み取りのCS " ロー "	100			ns
t <sub>RDS</sub>	R/W " ハイ "からCS " ロー "まで	10			ns
t <sub>RDH</sub>	CS" ハイ "後のR/W" ハイ "	10			ns
t <sub>DZ</sub>	CS " ハイ " からデータ・バス・ハイ・インピーダンスまで	10		70	ns
t <sub>CSD</sub>	CS " ロー " からデータ・バス有効まで		85	130	ns
t <sub>wcs</sub>	書き込みの <del>CS</del> " ロー "	40			ns
t <sub>ws</sub>	$R/\overline{W}$ " ロー "から $\overline{CS}$ " ロー "まで	0			ns
t <sub>wh</sub>	CS"八イ"後のR/W" ロー"	10			ns
t <sub>AS</sub>	アドレス有効からCS "ロー "まで	0			ns
t <sub>AH</sub>	 CS" ハイ "後のアドレス有効	15			ns
t <sub>LS</sub>	 CS" ロー "からLOADDACS" ハイ "まで	40			ns
t <sub>LH</sub>	LOADDACS" ハイ "後のCS" ロー "	80			ns
t <sub>LX</sub>	LOADDACS"八イ"	40			ns
t <sub>DS</sub>	データ有効からCS "ロー "まで	0			ns
t <sub>DH</sub>	CS " ハイ "後のデータ有効	15			ns
t <sub>LWD</sub>	LOADDACS" [] — "	40			ns
t <sub>ss</sub>	RESET" ハイ "前のRSTSEL有効	0			ns
t <sub>sh</sub>	RESET" ハイ "後のRSTSEL有効	120			ns
t <sub>RSS</sub>	RESET" ハイ "前のRESET" ロー "	10			ns
t <sub>RSH</sub>	RESET" ハイ "後のRESET" ロー "	10			ns
t <sub>s</sub>	セトリングタイム			11	μs

表 . タイミング仕様(T<sub>A</sub> = -40 ~+85 )




図12.デジタル制御の4~20mAの電流ソース(DAC7744の1/2)

### 外観

