



Speed 12**ビット、**53MHzサンプリング A / Dコンバータ

特長

スプリアスフリー・ダイナミック・レンジ:

 $82dB(f_{IN} = 10MHz$ 時)

高SNR:67.5dB(2Vp-p)、69dB(3Vp-p)

低消費電力: 335mW

内部/外部リファレンス・オプション

低DNL: 0.5LSB

フレキシブルな入力レンジ: 2Vp-p~3Vp-p

パッケージ:28ピンSSOP

アプリケーション

通信用IF処理 医療用画像処理 テスト装置 通信 ビデオ・デジタイジング CCDデジタイジング


概要

ADS807は、高速、高ダイナミック・レンジの12ビット・パイプラインA/Dコンパータです。広帯域トラック/ホールドを内蔵し、ナイキスト・レートより低い領域でも高い領域でも優れたスプリアス性能を発揮します。このトラック/ホールドおよびA/D回路は差動回路で構成されており、偶数次高調波が最小限に抑えられ、優れた同相モード・ノイズ耐性が得られます。トラック/ホールドはシングルエンド・モードでも動作できます。

外部にリファレンス回路を接続せずにコンバータのフルスケール・レンジを設定できます。内部リファレンスをディスエーブルにして、低ドライブにしたり、内部リファレンスをマルチチャンネル・システムでトラッキングを改善するのに使用することができます。

ADS807はオーバーレンジ・フラグを備え、入力レンジがコンパータのフルスケール入力レンジを超えた場合はこのフラグで示されます。このフラグを使用して、フロント・エンドのゲイン・レンジング回路のゲインを低減できます。また、出力イネーブル・ピンにより、プリント基板上でのテストおよびマルチプレクシングが可能です

さらに、ADS807はデータ誤り訂正技術を採用し、厳しい条件が要求される画像処理アプリケーションに対して優れた微分直線性を実現します。



PDSJ-1396C June, 1998

仕樣

特に記述のない限り、 T_A = 全仕様温度範囲、 V_S = +5V、差動入力レンジ = 各入力2V ~ 3V、サンプリング・レート = 50MHzです。

数数		ADS807E				
大学の	単位	最大	標準	最小	条件	パラメータ
アナログ入力 2Vフルスケール入力レジ(運動) 2Vp-p, INT or EXT Ref 2 3 3 2Vp-p, INT or EXT Ref 1.5 3.25 3Vフルスケール入力レジ(ジグルエンド) 3Vp-p, INT or EXT Ref 1.5 3.25 3Vフルスケール入力レジ(ジグルエンド) 3Vp-p, INT or EXT Ref 1.5 3.25 3Vp-p, INT or EXT Ref 1.75 3.25 3Vp-p,INT or EXT Ref 1.75 3Vp-p,INT or E	Bits		12保証			分解能
22ツルスケール人力レシジ(を動) 2Vp-p, NT or EXT Ref 2 2 3 3 3 3 3 3 3 3 3 3 3 3 3 3 3 3 3		+85		-40	周囲気温	仕樣温度範囲
2VP-D, INT OF EXT Ref 3VP-D, INT OF EXT Ref 3VP-D, INT OF EXT Ref 3VP-D, INT OF EXT Ref 1.75 3.25 3VP-D, INT OF EXT Ref 1 1.75						アナログ入力
37リルスケール入力レンジ(を動) 37リルスケール人力レンジ(シングリエンド) アナログ人力帯域橋 アナログ人力帯域橋 アナログ人力帯域橋 と サンプリング・レート アーク音も時間 を 後分直線性謀差(最大コード誤差) 「	V	3		2	2Vp-p, INT or EXT Ref	
3VP-P, INT or EXT Ref 1 1 4 7 7 7 1 2 7 7 7 1 1 1 1 1 1 1 1 1 1 1 1	V	3.5		1.5	2Vp-p, INT or EXT Ref	
アナロケ人カバイアス電流 アナロケ人カバイアス電流 アナロケ人カが場響	V				1 1 1	
アナログム7帯域幅 270 1.25 2	V ^	4		1	3Vp-p, INT or EXT Ref	
次力インピーダンス 変換特性 サンプリング・レート デーク待ち時間	μA MHz					
サンプリング・レート 10k 6 53M S Ck タイナミック特性 10k 6 53M S タイナミック特性 10k 6 53M S タイナミック特性 10k	M pF					
データ作き時間 6 6 Chi						変換特性
グイナミック特性 微分直接性誘差に耐大コード誤差) [= 1MHz	Samples/s	53M		10k		
常分音像性接続(無大コード装差) 「= 1MHz 「= 1MHz 「= 10MHz 」	Clock Cycles		6			
f = 1MHz f = 10MHz						
f = 10MHz	LSB	+1.0	+0.5			,
J - ・ミッシング・コード	LSB				fo = 40MHz	
「・ニッシング・コード 情分非直線性誤差、f = 1MHz	202					
スプリアスフリー・ダイナミック・レンジ ⁽¹⁾ 「= 1MHz(- 1dB入力) 「= 20MHz(- 1dB入力) 「= 40MHz(- 7dB入力) 「= 1MHz - 10MHz, 「= 40MHz ツー・トーン相互変調整 ⁽²⁾ 「= 12MHz - 1dB入力) 「= 10MHz(- 1dB入力) 「= 40MHz(アンダーサンプリング) 「= 40MHz(アンダーサンプリング) 「= 40MHz(アンダーサンプリング) 「= 40MHz(1dB入力) 「= 40MHz(1dB入力) 「= 40MHz(1dB入力) 「= 1MHz - 10MHz, 「= 40MHz 「= 10MHz(- 1dB入力) 「= 10MHz(- 1dB入力) 「= 10MHz(- 1dBFS入力) 「= 1MHz - 10MHz, 「= 40MHz 「= 1MHz - 10MHz, 「= 40MHz 「= 1MHz - 10MHz, 「= 40MHz 「= 1MHz(- 1dBFS入力) 「= 10MHz(- 1dBFSN力) 「= 10MHz			保証			ノー・ミッシング・コード
f = 1MHz(-1dB入力) f = 10MHz(-1dB入力) f = 20MHz(7) + 30 + 30 + 30 + 30 + 30 + 30 + 30 + 3	LSBs	±4.0	±2.0			積分非直線性誤差、f = 1MHz
f = 10MHz(- 1dB入力) f = 20MHz(- 1dB入力) f = 20MHz(- 1dB入力) f = 1MHz - 10MHz、f _S = 40MHz ツー・トーン相互変調率 ^(O) f = 11MHz - 1dB入力) f = 10MHz(- 1dB入力) f = 10MHz(- 1dB入力) f = 10MHz(- 1dB入力) f = 20MHz(- 1dB入力) f = 40MHz(- 1dB入力) f = 10MHz(- 1dB入力) f = 10MHz, f _S = 40MHz f = 1MHz - 10MHz, f _S = 40MHz f = 1MHz(- 1dB入力) f = 10MHz(- 1dB入力) f = 10MHz(- 1dBS入力) f = 10MHz(- 1dBS入力) f = 10MHz(- 1dBS入力) f = 10MHz(- 1dBSND) f = 10MHz(- 1dBSNDD) f = 10MHz						
f = 20MHz(- 1dBA 力)	dBFS ⁽²⁾					
f = 40MHz(アンダーサンブリング) f = 1MHz ~ 10MHz, f _S = 40MHz ツー・トーン相互変調歪(3) f = 12MHz & が13MHz(各トーンで - 7dB) 信号対雑音比(SNR) f = 10MHz(- 1dB入力) f = 10MHz(- 1dB入力) f = 40MHz(アンダーサンブリング) f = 1MHz ~ 10MHz, f _S = 40MHz	dBFS		-	67		*
f = 1MHz ~ 10MHz、f _S = 40MHz ツー・トーン相互変調産 ^(S) f = 12MHzおよび13MHz(名トーンで - 7dB) 信号対離音比(SNR) f = 10MHz(- 1dB入力) f = 20MHz(- 1dB入力) f = 40MHz(アンダーサンブリング) f = 1MHz ~ 10MHz、f _S = 40MHz f = 1MHz ~ 10MHz, f _S = 40MHz f = 1MHz ~ 10MHz, f _S = 40MHz f = 1MHz ~ 1dB入力) f = 10MHz(- 1dBND力) f = 10MHz(- 1dBND力) f = 10MHz(- 1dBNDD) f = 10MHz(- 1dBNDD) f = 10MHz(- 1dBNDD) f = 10MHz(- 1dBNDDD) f = 10MHz(- 1dBNDDDDDDDDDDDDDDDDDDDDDDDDDDDDDDDDDDDD	dBFS dBFS		-			*
ッ・トーン相互変調歪(3) f = 12MHzはおよび13MHz(各トーンで・7dB) f = 10MHz(-1dB入力) f = 10MHz(-1dB入力) f = 20MHz(-1dB入力) f = 20MHz(-1dB入力) f = 1MHz - 10MHz、f _S = 40MHz f = 1MHz - 10MHz、f _S = 40MHz f = 10MHz(-1dB入力) f = 1MHz(-1dB入力) f = 1MHz(-1dB入力) f = 10MHz(-1dB入力) f = 10MHz(-1dB入力) f = 10MHz(-1dB入力) f = 10MHz(-1dBS入力) f = 10MHz(-1dBS入力) f = 10MHz(-1dBS入力) f = 10MHz(-1dBS入力) f = 10MHz(-1dBFS入力) f = 1MHz - 10MHz、f _S = 40MHz f = 1MHz - 10MHz、f _S = 40MHz f = 1MHz(-1dBFS入力) f = 10MHz(-1dBFS入力) g = 20MHz(-1dBFSND) g = 20MHz(-1dBFSNDD) g = 20MHz(-1dBFSNDDD) g = 20MHz(-1dBFSNDDDDDDDDDDDDDDDDDDDDDDDDDDDDDDDDDDDD	dBFS		-	62	2Vn-n シングルエンドλカ	,
f = 12MHz6および13MHz(名トーンで - 7dB) 信号対雑音比(SNR) f = 1MHz(- 1dB入力) f = 20MHz(- 1dB入力) f = 40MHz(- 1dB入力) f = 40MHz(- 1dB入力) f = 40MHz(- 1dB入力) f = 1MHz - 10MHz, f _S = 40MHz f = 1MHz - 10MHz, f _S = 40MHz f = 1MHz(- 1dB入力) f = 10MHz(- 1dBFS入力) f = 10MHz(- 1dBFSND) f = 10MHz(- 1dBFSNDD) f = 10MHz(- 1dBFSNDD) f = 10MHz(- 1dBFSNDD) f = 10MHz(- 1dBFSNDDDDDDDDDDDDDDDDDDDDDDDDDDDDDDDDDDDD	ubi o		03	02	20000 000000000000000000000000000000000	· J
信号対験音比(SNR) f = 1MHz(- 1dB人力) f = 40MHz(- 1dB人力) f = 40MHz(アンダーサンプリング) f = 1MHz - 10MHz, f _S = 40MHz f = 10MHz(- 1dB人力) f = 40MHz(- 1dBA力) f = 40MHz(- 1dBA力) f = 1MHz - 10MHz, f _S = 40MHz f = 1MHz - 10MHz, f _S = 40MHz f = 1MHz(- 1dBA力) f = 1MHz(- 1dBA力) f = 10MHz(- 1dBA力) f = 10MHz(- 1dBFSA力) f = 10MHz(- 1dBFSAD) f = 10MHz(- 1dBFSADD) f = 10MHz(-	dBc		71			
f = 1MHz(- 1dB入力) f = 10MHz(- 1dB入力) f = 10MHz(- 1dB入力) f = 20MHz(- 1dB入力) f = 40MHz(アンダーサンプリング) f = 1MHz - 10MHz, f _S = 40MHz f = 1MHz - 10MHz, f _S = 40MHz f = 1MHz(- 1dB入力) f = 1MHz(- 1dB入力) f = 10MHz(- 1dB入力) f = 10MHz(- 1dBFS入力) f = 10MHz(- 1dBFSND) f = 10MHz(- 1dBFSND) f = 10MHz(- 1dBFSNDD) f = 10MHz(- 1dBFSNDD) f = 10MHz(- 1dBFSNDD) f = 10MHz(- 1dBFSNDD) f = 10MHz(- 1dBFSNDDD) f = 10MHz(- 1dBFSNDDDDDDDDDDDDDDDDDDDDDDDDDDDDDDDDDDDD						,
f = 20MHz(- 1dB入力) f = 40MHz(アンダーサンブリング) f = 1MHz ~ 10MHz, f _g = 40MHz f = 1MHz ~ 10MHz, f _g = 40MHz f = 1MHz(- 1dB入力) f = 1MHz(- 1dB入力) f = 1MHz(- 1dB入力) f = 10MHz(- 1dBFS入力) f = 10MHz(- 1dBFS入力) f = 10MHz(- 1dBFS入力) f = 20MHz(- 1dBFS入力) f = 10MHz(- 1dBFS入力) f = 10MHz ~ 10MHz, f _g = 40MHz f = 1MHz ~ 10MHz, f _g = 40MHz f = 1MHz ~ 10MHz, f _g = 40MHz f = 1MHz(- 1dBFS入力) f = 10MHz(- 1dBFSND) D → 2	dB		68	63		
f = 40MHz(アンダーサンブリング) f = 1MHz ~ 10MHz、f _S = 40MHz f = 1MHz ~ 10MHz、f _S = 40MHz f = 1MHz ~ 10MHz、f _S = 40MHz f = 1MHz(- 1dB入力) f = 10MHz(- 1dB入力) f = 10MHz(- 1dB入力) f = 10MHz(- 1dBFS入力) f = 10MHz(- 1dBFSN → 10MHz f = 10	dB		68	63		f = 10MHz(- 1dB入力)
f = 1MHz~10MHz、f _S = 40MHz f = 1MHz~10MHz、f _S = 40MHz f = 1MHz(- 1dB入力) f = 10MHz(- 1dB入力) f = 10MHz(- 1dBFS入力) f = 1MHz~10MHz、f _S = 40MHz f = 1MHz~10MHz、f _S = 40MHz f = 1MHz(- 1dBFS入力) f = 10MHz(- 1dBFSN力) f = 10MHz(- 1dBFSN力) f = 1	dB					*
f = 1MHz ~ 10MHz、f _g = 40MHz	dB					,
f = 1MHz(- 1dB入力) f = 10MHz(- 1dB入力) f = 10MHz(- 1dBFS入力) f = 20MHz(- 1dBFS入力) f = 10MHz、 = 40MHz f = 1MHz ~ 10MHz, f _S = 40MHz f = 1MHz(- 1dBFS入力) f = 10MHz(- 1dBFS入力) g = 2	dB dB				2)/2 2 ミングルエンド) カ	
f = 10MHz(- 1dB入力) 信号対(雑音 + 至)(SINAD)(4) f = 1MHz(- 1dBFS入力) f = 10MHz(- 1dBFS入力) f = 20MHz(- 1dBFS入力) f = 10MHz(- 1dBFS入力) f = 1MHz - 10MHz, f _S = 40MHz f = 1MHz - 10MHz, f _S = 40MHz f = 1MHz(- 1dBFS入力) f = 10MHz(- 1dBFS入力) f = 2 f = 2 f = 2 f = 2 f = 2 f = 2 f = 2 f = 3 f = 2 f = 3 f = 2 f = 3 f = 3 f = 6 f				60	1 ' ' '	
信号対(雑音 + 至)(SINAD)(4)	dB dB				• • •	,
f = 1MHz(- 1dBFS入力) f = 10MHz(- 1dBFS入力) f = 20MHz(- 1dBFS入力) f = 20MHz(- 1dBFS入力) f = 1MHz ~ 10MHz、f _S = 40MHz f = 1MHz ~ 10MHz、f _S = 40MHz f = 1MHz(- 1dBFS入力) f = 10MHz(- 1dBFS入力) 3Vp-p 69 出力維音 アパーチャ遅延時間 アパーチャ・ジッタ 過電圧復帰時間 フジック・ファミリ 変換コマンド ハイ・レベル入力電流(5) (V _{IN} = 5V) 61 67 67 68 60 64 64 67 67 69 69 69 11.2 2 7が見かり 7が見かり 7が見かり 7が見かり 7が見かり 7が見かりの立ち上がりエッジ +50	uБ		09		σνρ-ρ	,
f = 10MHz(- 1dBFS入力) 61 67 f = 20MHz(- 1dBFS入力) 67 67 f = 1MHz ~ 10MHz, f _S = 40MHz 63 67 f = 1MHz(- 1dBFS入力) 3Vp-p 69 f = 10MHz(- 1dBFS入力) 3Vp-p 69 出力維音 入力を接地 0.2 L アパーチャ・ジッタ 1.2 過電圧復帰時間 2 デジタル入力 2 ロジック・ファミリ 変換用始 CMOS 変換フロックの立ち上がリエッジ +50	dB		67	61		··· - · - · · · · · · · · · · · · · · ·
f = 20MHz(- 1dBFS入力) 67 f = 1MHz ~ 10MHz、 f _S = 40MHz 63 67 f = 1MHz ~ 10MHz、 f _S = 40MHz 2Vp-p、シングルエンド入力 60 64 f = 1MHz(- 1dBFS入力) 3Vp-p 69 f = 10MHz(- 1dBFS入力) 3Vp-p 69 出力維音 入力を接地 0.2 L アパーチャ遅延時間 2 1.2 適電圧復帰時間 2 2 デジタル入力 2 2 ロジック・ファミリ 変換用始 CMOS 次ク・ファミリ 変換フロックの立ち上がリエッジ +50	dB					
f = 1MHz ~ 10MHz、f _S = 40MHz 2Vp-p、シングルエンド入力 60 64 f = 1MHz(- 1dBFS入力) 3Vp-p 69 f = 10MHz(- 1dBFS入力) 3Vp-p 69 出力維音 入力を接地 0.2 アパーチャ運延時間 2 アパーチャ・ジッタ 1.2 過電圧復帰時間 2 デジタル入力 2 ロジック・ファミリ 変換用始 変換コマンド CMOS ハイ・レベル入力電流(5) (V _{IN} = 5V) 変換カロックの立ち上がリエッジ +50	dB		67			,
f = 1MHz(- 1dBFS入力) 3Vp-p 69 f = 10MHz(- 1dBFS入力) 3Vp-p 69 出力雑音 入力を接地 0.2 L アパーチャ遅延時間 2 1.2 過電圧復帰時間 2 2 デジタル入力 2 2 ロジック・ファミリ 変換コマンド CMOS ハイ・レベル入力電流 ⁽⁵⁾ (V _{IN} = 5V) 変換カロックの立ち上がリエッジ +50	dB		67	63		$f = 1MHz \sim 10MHz$, $f_S = 40MHz$
f = 10MHz(- 1dBFS入力) 3Vp-p 69 出力雑音 入力を接地 0.2 アパーチャ遅延時間 2 アパーチャ・ジッタ 1.2 過電圧復帰時間 2 デジタル入力 2 ロジック・ファミリ 変換コマンド 次換コマンド 変換用始 ハイ・レベル入力電流(6) (V _{IN} = 5V) 変換クロックの立ち上がリエッジ +50	dB		64	60	2Vp-p、シングルエンド入力	$f = 1MHz \sim 10MHz$, $f_S = 40MHz$
出力雑音 入力を接地 0.2 アパーチャ遅延時間 2 アパーチャ・ジッタ 1.2 過電圧復帰時間 2 デジタル入力 2 ロジック・ファミリ 変換コマンド 変換コマンド 変換用始 ハイ・レベル入力電流(5) (V _{IN} = 5V) 変換カロックの立ち上がリエッジ +50	dB				1	,
アパーチャ遅延時間 2 アパーチャ・ジッタ 1.2 過電圧復帰時間 2 デジタル入力 ロジック・ファミリ 変換コマンド 変換コマンド で換りロックの立ち上がりエッジ +50	dB		69		3Vp-p	f = 10MHz(- 1dBFS入力)
アパーチャ・ジッタ 1.2 過電圧復帰時間 2 デジタル入力 ファミリ 変換コマンド 変換開始 ハイ・レベル入力電流 ⁽⁵⁾ (V _{IN} = 5V) 変換カロックの立ち上がリエッジ +50	LSBs rms		0.2		入力を接地	出力雑音
過電圧復帰時間 2 デジタル入力 フジック・ファミリ 変換コマンド 変換開始 ハイ・レベル入力電流 ⁽⁵⁾ (V _{IN} = 5V) 変換カロックの立ち上がリエッジ +50	ns					
デジタル入力 ロジック・ファミリ 変換コマンド 変換開始 ハイ・レベル入力電流 ⁽⁵⁾ (V _{IN} = 5V) 変換クロックの立ち上がリエッジ +50	ps rms					
ロジック・ファミリ 変換コマンド 変換開始 CMOS ハイ・レベル入力電流 ⁽⁵⁾ (V _{IN} = 5V) 変換クロックの立ち上がりエッジ +50	ns					
変換コマンド 変換開始 CMOS ハイ・レベル入力電流 ⁽⁵⁾ (V _{IN} = 5V) 変換クロックの立ち上がりエッジ +50						
ハイ・レベル入力電流 ⁽⁵⁾ (V _{IN} = 5V) 変換クロックの立ち上がりエッジ +50			CMOS		变換開始	
ロー・レベル 入力 雷流(//・・= 0//)	μΑ	ニッジ +50		変換		
	μΑ	+10				ロー・レベル入力電流(V _{IN} = 0V)
ハイ・レベル入力電圧 +2.4 +2.4	V			+2.4		
ロー・レベル入力電圧	V 25	+1.0	_			
入力キャパシタンス 5 5 5 cm 1 cm 1 cm 1 cm 1 cm 1 cm 1 cm	pF		5			
デジタル出力						· · · · · · · · · · · · · · · · · · ·
ロジック・ファミリ ロジック・コーディング CMOS CMOS			CMOS			
ログック・コーディング United States Text	V	(ナリ +0 1		7 1	VDRV = 5V	
出力電圧 は (IOL = 30 PA)	V			^1		

仕様(続き)

特に記述のない限り、 T_A = 全仕様温度範囲、 V_S = +5V、差動入力レンジ = 各入力2V ~3V、サンプリング・レート = 50MHzです。

		ADS807E			
パラメータ	条件	最小	標準	最大	単位
デジタル出力					
出力電圧 " ハイ " (I _{OH} = 50 μ A)	VDRV = 5V	+4.9			V
出力電圧 " ハイ " (I _{OH} = 0.5mA)	VDRV = 5V	+4.8			V
出力電圧 " ロー " (I _{OL} = 50 μ A)	VDRV = 3V			+0.1	V
出力電圧 " ハイ " (I _{OH} = 50 µ A)	VDRV = 3V	+2.8			V
3ステート・イネーブル時間	$\overline{OE} = L^{(5)}$		20	40	ns
3ステート・ディスエーブル時間	$\overline{OE} = H^{(5)}$		2	10	ns
出力キャパシタンス			5		pF
├────────────────────────────────────	/p-p)				
ゼロ誤差(- FSを基準)	25		±1.0	±2.0	%FS
ゼロ誤差ドリフト(- FSを基準)			16		ppm/°C
ゲイン誤差 ⁽⁶⁾	25		±1.5	±2.5	%FS
ゲイン誤差ドリフト ⁽⁶⁾			66		ppm/°C
ゲイン誤差 ⁽⁷⁾	25		±1.0	±1.5	%FS
ゲイン誤差ドリフト ⁽⁷⁾			23		ppm/°C
ゲインの電源除去	$\Delta V_S = \pm 5\%$	50	70		dB
REFT許容差					
2Vフルスケール	理想値3.0Vからの偏差		±10	±65	mV
3Vフルスケール	理想値3.25Vからの偏差		±20	±100	mV
REFB許容差					
2Vフルスケール	理想値2.0Vからの偏差		±10	±65	mV
3Vフルスケール	理想値1.75Vからの偏差		±20	±100	mV
外部REFT電圧範囲		REFB + 0.4	3	V _s – 1.70	V
外部REFB電圧範囲		1.70	2	REFT – 0.4	V
基準電圧入力抵抗			1		k
電源条件					
電源電圧: + V _S	動作時	+4.75	+5.0	+5.25	V
■ 電源電流: + I _S	動作時		60		mA
消費電力:VDRV = 5V	外部リファレンス		305	360	mW
VDRV = 3V	外部リファレンス		290	350	mW
VDRV = 5V	内部リファレンス		350	390	mW
VDRV = 3V	内部リファレンス		335	380	mW
▲ 熱抵抗、 _{JA}					
28ピンSSOP			50		°C/W

注:(1)スプリアスフリー・ダイナミック・レンジとは、最大高調波の振幅を基準とします。(2)dBFSはフルスケールを基準としたdBを意味します。(3)ツー・トーン相互変調歪は最大基本トーンを基準とします。ツー・トーン基本エンベローブの振幅を基準とした場合は、6dB高い値になります。(4)有効ビット数(ENOB)は(SINAD - 1.76)/6.02で定義されます。(5)OEピンには、50k のブルダウン抵抗が内部に挿入されています。(6)内部リファレンスを含みます。(7)内部リファレンスを含みません。

このデータシートに記載されている情報は、信頼し得るものと考えておりますが、不正確な情報や記載漏れ等に関して弊社は責任を負うものではありません。情報の使用について弊社は責任を負えませんので、各ユーザーの責任において御使用下さい。価格や仕様は予告なしに変更される場合がありますのでご了承下さい。ここに記載されているいかなる回路についても工業所有権その他の権利またはその実施権を付与したり承諾したりするものではありません。弊社は弊社製品を生命維持に関する機器またはシステムに使用することを承認しまたは保証するものではありません。

ピン構成

	1000	
ピン	名称	説明
1	GND	グランド
2	Bit 1	データ・ビット1(MSB)
3	Bit 2	データ・ビット2
4	Bit 3	データ・ビット3
5	Bit 4	データ・ビット4
6	Bit 5	データ・ビット5
7	Bit 6	データ・ビット6
8	Bit 7	データ・ビット7
9	Bit 8	データ・ビット8
10	Bit 9	データ・ビット9
11	Bit 10	データ・ビット10
12	Bit 11	データ・ビット11
13	Bit 12	データ・ビット12(LSB)
14	CLK	変換クロック
15	+V _S	+ 5V電源
16	FS _{SEL}	" 八イ <u>"</u> 3V、" ロー "2V
17	_OTR	オーバーレンジ・フラグ
18	INT/EXT	リファレンス選択:"ハイ"またはフローティング
		= 外部、" ロー ≝内部50k プルアップ
19	ŌĒ	出力イネーブル
20	GND	グランド
21	REFB	低電位基準電圧/バイパス
22	REFT	高電位基準電圧/バイパス
23	<u>C</u> M	同相モード電圧出力
24	ĪN	反転アナログ入力
25	IN	アナログ入力
26	GND	グランド
27	+V _S	+ 5V電源
28	VDRV	ロジック・ドライバ電源電圧

絶対最大定格

+V _S	+6V
+V _S アナログ入力	(- 0.3V) ~ (+V _S + 0.3V)
┃ ロジック入力	$(-0.3V) \sim (+V_0 + 0.3V)$
ケース温度	+ 100
接合部温度	+ 150
保存温度	+ 150

パッケージ情報/ご発注の手引き

		В


静電気放電対策

静電気放電はわずかな性能の低下から完全なデバイスの故障に 至るまで、様々な損傷を与えます。すべての集積回路は、適切 なESD保護方法を用いて、取扱いと保存を行うようにして下さ い。高精度の集積回路は、損傷に対して敏感であり、極めてわ ずかなパラメータの変化により、デバイスに規定された仕様に 適合しなくなる場合があります。

パッケージ図番号(1) パッケージのマーキング モデル パッケージ 仕様温度範囲 発注番号(2) 供給時の状態 ADS807E ADS807F 28ピンSSOP マガジン 324 - 40 ~ + 85 ADS807F テープリール ADS807E 28ピンSSOP 324 - 40 ~ + 85 ADS807E ADS807E/1K

注:(1)詳細図および寸法表は、データシートの巻末を参照してください。(2)スラッシュ(/)の付いたモデルは、その後に示される数量を単位として、テーブリー ルでのみ供給されます(例えば、/1Kは1,000個で1リールであることを示します)「ADS807E/1K」をご発注の場合、1,000個入りのテープリールが1本納入されます。


タイミング図





ピン配置


代表的性能曲線


特に記述のない限り、 $T_A = 全仕様温度範囲、差動入力レンジ = 2V ~ 3V、サンプリング・レート = 50MHz、内部リファレンスです。$


















代表的性能曲線


特に記述のない限り、 $T_A = 全仕様温度範囲、差動入力レンジ = 2V ~ 3V、サンプリング・レート = 50MHz、内部リファレンスです。$


















代表的性能曲線


特に記述のない限り、 $T_A=$ 全仕様温度範囲、差動入力レンジ = $2V\sim3V$ 、サンプリング・レート = 50MHz、内部リファレンスです。














使用上の注意

動作原理

ADS807は、内部12段構成のパイプライン・コンパータ・アーキテクチャを採用した高速CMOSA/Dコンパータです。各段でデータをデータ誤り訂正回路に入力することにより、12ビット・レベルで優れた微分直線性とノー・ミッシング・コードを実現します。出力データはクロックの立ち上がりエッジで有効になります(タイミング図を参照)。パイプライン方式によって、データ待ち時間は6クロック・サイクルとなります。

ADS807のアナログ入力は差動トラック/ホールド回路で構成されます。ポリ ポリ・キャパシタを厳密にマッチングした差動トポロジにより、高いサンプリング・レートおよびアンダーサンプリング・アプリケーションで、高レベルのA C 性能が得られます。

両方の入力(IN、 $\overline{\rm IN}$)に対して、同相モード電圧を使用した外部パイアスが必要です。通常は、中心電源レベル(+ $\vee_{\rm S}/2$)の電圧を供給します。

アナログ入力のドライブ

ADS807のアナログ入力は非常に高インピーダンスなので、 高周波数のR C ネットワークを介してドライブしなければなり ません。これにより入力の高周波ノイズがSFDRやSNRに影響 するのを抑制することができます。ADS807は、広範囲のアプ リケーションに使用することができ、アプリケーションのタイ プにより最高のアナログ・インターフェース回路特性を得るこ とができます。回路を定義する際に考慮すべき点は、入力周波 数のスペクトルと振幅、シングルエンド構成と差動構成のいず れを用いるか、および使用できる電源の種類などです。たとえ ば、通信(周波数ドメイン)アプリケーションではD C を含ま ない周波数帯域を処理する場合が多く、一方画像処理(時間ド メイン) アプリケーションでは事前に復元したDC レベルをA/ Dコンパータまで正確に維持する必要があります。ADS807は フルスケール選択(FS_{set.}) 外部リファレンス、CM出力などの 機能によって、幅広い範囲のアプリケーションに対応できる柔 軟性を持っています。いずれの場合も、アプリケーションの目 的に適した構成を選択しながら、ドライブ・アンプのヘッド ルーム条件に従って全体的に最高の性能を達成することが必要 です。

ADS807の入力は、シングルエンドと差動のいずれかの方法でドライブできる構造になっています。ADS807を差動で動作

させる場合は、同相の入力信号と180度位相の異なる信号とを入力ピン(IN、IN)に同時に与える必要があります。差動動作には次のようないくつかの利点があり、ほとんどのアプリケーションでADS807の最高のダイナミック性能を達成するのに役立ちます。

信号スイングがシングルエンド動作時の半分であり、信号源からの良好な直線性性能の維持を比較的容易に達成できます。

信号スイングの低減によってインターフェース回路のヘッドルームを大きくできるため、最適なドライバ・オペアンプの選択の幅が広がります。

偶数次高調波が最小限に抑えられます。

コンパータの同相モード入力除去に基づくノイズ耐性が向上 します。

シングルエンド・モードを使用すると、信号は2つの入力のう ちの一方に与えられ、もう一方の入力はDC電圧によって必要 な同相モード・レベルにパイアスされます。この2つの入力はイ ンピーダンスや性能の面では同じものですが、IN入力の代わり に反転入力(IN)に信号を与えると、出力コードに対して入力信 号が反転されます。たとえば、入力ドライバが反転モードで動 作している場合、信号入力としてINを使用すると信号の位相が 元に戻ります。時間ドメインのアプリケーションでは、シング ルエンドのインターフェース構成によって利益が得られる場合 があります。 回路が比較的単純になることも利点の1つです。 良好な信号対雑音比(SNR)を維持しながらADS807をシングルエ ンド信号でドライブすると、歪の低減につながります。通常 は、デュアル電源アンプとAC結合を使用すると最高の結果が 得られます。DC結合または単一電源アンプを使用すると、特 に3 Vp-p入力レンジを選択した場合に、そのヘッドルーム条件 によって新たな設計上の制約が課されます。しかし、単一電源 アンプには、それ本来の性質により、出力スイングが電源レー ルの範囲内に収まるという利点があります。場合によっては、 OPA688などの電圧リミッティング・アンプを使用して、固定 の信号リミットを設定し、A/Dコンパータに対する重大なオー バーレンジ状態を避けることもできます。

ADS807のフルスケール入力レンジは基準電圧によって定義されます。たとえば、レンジ選択ピンF S_{SEL} を"ロー"に設定して、内部リファレンス(REFT = +3.0V、REFB = +2.0V)を使用すると、フルスケール・レンジは、FSR = $2\cdot$ (REFT-REFB) = 2Vp-pとなります。

差動入力構成は、その複雑さがシングルエンド構成に対するトレードオフとなります。いずれの構成においても、ドライバ・アンプはアンプの性能がA/Dコンバータの性能を劣化させないように選択すべきです。ADS807は単一電源で動作しますが、そのためにはグランド基準のバイポーラ入力信号へのレベル・シフトを行って、入力電圧レンジ条件に適合させる必要があります。

ADS807の入力は容量性であり、ドライブ・ソースは、ト ラック/ホールドがトラック・モードの間、入力サンプリング・ コンデンサを充電または放電するための電流を供給する必要が あります。これらの効果により、ダイナミック入力インピーダ ンスはサンプリング周波数に依存することになります。ほとん どのアプリケーションでは、ドライブ・ソースとコンパータ入 力の間に直列抵抗(通常20 から50)を追加することをお勧め します。これにより、ソースから容量性入力が分離されます。 この点は、広帯域オペアンプを使用している場合にゲインの ピークを避けるために重要です。また、この抵抗はADS807の 指定入力キャパシタンスとともに1次ローパスフィルタを形成し ます。そのカットオフ周波数は、各信号入力とグランドとの間 に外部シャント・コンデンサを追加することでさらに調整でき ます。このRCネットワークの最適な値は、ADS807のサンプリン グ・レート、選択したオペアンプ、インターフェース構成、ア プリケーションの種類(時間ドメインか周波数ドメインか)な ど、さまざまな要素によって決まります。一般に、直列抵抗ま たはコンデンサ(あるいはその両方)を大きくするとSNR性能が 向上しますが、信号源によっては、抵抗値が大きいと良好な高 調波歪性能が達成できなくなる場合があります。いずれにして も、特定のアプリケーションに対してRCの値を最適化すること をお勧めします。

トランス結合シングルエンド/差動構成

シングルエンド・ソースからADS807に差動で信号を入力する場合には信号変換が必要ですが、そのようなアプリケーションに対してはRFトランスを使うのが有効と思われます。コンパータ入力のパイアスに必要な同相モードDC電圧を印加するために、センター・タップのあるトランスを選択します。センター・タップをAC接地することにより、2次巻線に差動信号ス

イングが発生します。昇圧トランスを使用すれば、新たな雑音源を導入せずに信号を増幅することができます。さらに、ソースからの信号スイングが減少することにより、歪性能が向上する可能性もあります。

差動入力構成の顕著な利点として、幅広い範囲の入力周波数で良好なSFDR性能を達成できる可能性があります。このモードでは、ADS807の2つの入力から見たインピーダンスはマッチングされています。推奨されるトランス結合インターフェース回路の回路図を図1に示します。RCローパスフィルタの各部品の値は、使用するロールオフ周波数に応じて最適化できます。2次側の抵抗(R_{τ})の値は式 R_{τ} = $n^2 \times R_g$ を使って計算すれば、ソース・インピーダンス(R_g)とマッチして良好な電力転送とVSWRが得られます。

図1の回路例では、電圧帰還アンプOPA680でRFトランスをドライブし、RFトランスでシングルエンド信号を差動に変換します。OPA680は、単一電源動作とデュアル電源動作のいずれにも使用できます。その周波数応答を最適化する方法については、OPA680のデータシートを参照して下さい。49.9 の直列出力抵抗を使用すると、アンプは50 のソース(R_G)をエミュレートします。信号のDC成分はコンデンサ(0.1 μ F)によって簡単にプロックでき、オペアンプの出力段のD C 負荷も避けることができます。

デュアル電源オペアンプによるA C 結合シングルエンド/差動インターフェース

特に通信アプリケーションでは、きわめて高いダイナミック・レンジと低レベルの相互変調歪が要求されますが、通常、入力信号はA/DコンパータにAC結合できるようになっています。ADS807の優れた歪性能を維持するためには、適切なドライバ・アンプを選択しなければなりません。多くの場合、これらのオペアンプはグランドを中心とする小さな信号スイングで動作させた場合に歪の伝達が最小になりますが、それにはデュアル電源が必要です。AC結合を使用すれば、この要件が簡単に満足でき、入力信号に必要なレベル・シフトをドライバ回路への影響なしに実現できます。




図1. RFトランスを使用したシングルエンド入力信号から差動信号への変換

そのようなインターフェース回路の例を図2に示します。この回路は、最高のダイナミック性能を得るために特別に設計されたものです。電圧帰還アンプOPA642は、15MHzまでの入力周波数に対して優れた歪性能を維持します。2つのアンプ(A1、A2)は、入力信号をシングルエンドから差動に変換するための反転および非反転ゲイン段として構成されています。この段の公称ゲインは+2V/Vに設定されています。2つのOPA642の出力はコンパータの差動入力にAC結合されています。これにより、信号レンジがオペアンプのリニアな動作範囲に収まり、電源レールに対して十分なヘッドルームが維持できるため、歪性能が最高の状態に保たれます。高電位基準電圧(REFT)と低電位基準電圧(REFB)の間に配置された4つの抵抗により、入力信号が約+2.5Vの同相モード電圧にシフトされます。

図2のインターフェース回路を変更し、OPA642をその低補償版であるOPA643で置き替えることにより、帯域幅を約25MHzに拡張することができます。OPA643は、ADS807に対する低歪フロント・エンドに必要なスルーレートを提供します。最小安定ゲインは+3であるため、ゲイン抵抗、直列抵抗およびコンバータの各入力のシャント・キャパシタを変更する必要があります。

単一電源オペアンプによるAC結合シングルエンド/ 差動インターフェース

V_s = 5Vなどの単一電源動作だけが可能なシステムでは、前項で説明したインターフェース回路を変更して使用することができます。単一電源動作の場合も、バイポーラ入力信号の処理のためにドライブ・アンプをバイアスする必要があります。一般に、単一電源アンプではデュアル電源オペアンプほどの歪性能は達成できません。ドライバ・アンプの出力スイングはコンバータのフルスケール入力レンジよりも大きくなければなりません。また、電流帰還型のOPA2681など、デュアル・オペアンプの使用を考えて下さい。それにより、2つのチャンネル間で最も近い開ループ・ゲインと位相マッチングが得られます。AC結合入力信号に対する単一電源インターフェース回路を図3に示します。




図2. OPA642によるAC結合差動ドライバ・インターフェース




図3. 単一電源動作のためのAC結合差動インターフェース

ADS807を2Vp-p入力レンジに設定することにより、高電位基準電圧と低電位基準電圧(REFT、REFB)はそれぞれ + 3.0Vと + 2.0Vの出力電圧を供給します。ADS807のCM出力は、ドライブ・アンプの入力をパイアスするために使用されます。 + 5V電源でOPA2681を使用することにより、その理想的な同相モード点は + 2.5Vとなり、ADS807の推奨同相モード入力レベルと一致します。これによって、アンプとコンバータの間にカップリング・コンデンサを挿入する必要がなくなります。

オペアンプの出力とADS807の入力の間に小さい直列抵抗(R_S)を追加することは、ほとんどすべてのインターフェース構成で有益です。これによってオペアンプの出力が容量性負荷から分離され、雑音が増加する原因となるゲインのピークを防ぎます。スプリアスおよび歪に関して最高の性能を得るため、抵抗値は100 以下にして下さい。さらに、この直列抵抗にシャント・コンデンサを組み合わせると、広帯域雑音の帯域幅を制限するパッシブ・ローパスフィルタが構成され、SNR性能の向上に役立ちます。この単一電源フロント・エンドのスプリアスフリー・ダイナミック・レンジは2次高調波歪によって制限されます。各アンプの出力にプルダウン抵抗(R_P)を追加することにより、数dBの改善が見られる場合があります。この抵抗は、アンプの出力段からDCパイアス電流を引き出します。この電流は、図の例では約5mAに設定されていますが、使用するアンプによって異なります。

シングルエンドAC結合デュアル電源インターフェース

図4の回路に、ADS807をシングルエンド入力構成で使用する場合の標準的な接続を示します。AC結合のためのパイアス条件は、CM出力ピンに1個の抵抗を接続することで満足されます。シングルエンド・モードの動作を考慮するのは、インターフェースの複雑さを軽減する必要があり、ダイナミック特性に関しては妥協が許されるようなアプリケーションの場合です。直列抵抗R_sとシャント・キャパシタンスにより、帯域幅を調整して、良好な信号対雑音比を得るように性能を最適化する手段が提供されます。また、アンプの構成は簡単に変更でき、2次のSallen-Keyまたはマルチフィードパック・トポロジに基づいたアンチ・エイリアス・フィルタを構成できます。

図4に示されるインターフェース例は、ADS807のフルスケール・レンジ(2Vp-pに設定)で動作し、OPA642の出力には、コンパータをドライブして低信号歪を維持するのに十分なヘッドルームが得られます。




図4. 2Vp-pフルスケール入力レンジにおける、ADS807へのデュアル電源アンプOPA642のAC結合

レベル・シフト付きDC結合差動ドライバ

アプリケーションによっては、信号路の帯域幅にDCが含ま れる必要があります。そのような場合、信号はA/Dコンパータ にDC結合しなければなりません。オペアンプ・ベースのイン ターフェース回路を構成することにより、A/Dコンパータで選 択された入力レンジに適合するように、入力信号をスケーリン グしてレベル・シフトをかけることができます。図5に示す回 路では、デュアル・オペアンプOPA2681により、ADS807の入 力を差動でドライブします。さらに、単一電源の汎用オペアン プOPA234**を追加することで、CMピンで提供される** + 2.5V**の同** 相モード電圧をバッファリングし、それをドライブ・アンプに 入力します。これにより、ADS807の入力をパイアスするため の適正なDC電圧が設定されます。ここで、ADS807の入力INと INの電圧に差があるとオフセット誤差が生じることに注意して ください。

OPA2681**の使用により、この回路は単一電源とデュアル**±5V 電源のいずれでも動作できます。

リファレンス動作

内部リファレンスはバンドギャップ電圧リファレンス、高電位 および低電位リファレンスのドライバ、抵抗リファレンス・ラ ダーにより構成されています。 バンドギャップ・リファレンス回 路はロジック機能を含み、FS。: ピンを "ロー"または"ハイ"の 各々の電位に結合させることによりADS807のアナログ入力振幅 を2Vp-pまたは3Vp-pの差動フルスケールに設定します。ADS807 を外部リファレンス・モードで動作させている間、REFT および REFB のパッファ・アンプはディスエーブルになっています。 ADS807 はレンジ選択ピン(RSEL)に内部50k プルダウン・レ ジスタを備えています。このため、このピンはグランドに結線さ れるか、未接続のままにしておくことができ、コンパータを2Vpp フルスケール入力レンジ (FSR) の初期設定にします。2Vp-p に 設定されているときには、高電位および低電位リファレンス電

圧はREFT = +3.0V、REFB = +2.0Vになります。これを3Vp-pに 変更すると、REFT = +3.25V、REFB = +1.75Vになります。 リ ファレンス・バッファは1mAまでの(シンクおよびソース)電 流を外部回路に供給するのに使用できます。様々なリファレン ス構成において正常動作を確保するために、すべてのリファレ ンンス・ピンに固定パイパスを使用し、クロック・フィードス ルーを最小限に抑える必要があります(図6参照)。0.1 µFの 低インピーダンス・キャパシタを使用すると、良い性能が得ら れます。すべてのバイパス・コンデンサは各ピンに近接して配 置されなければなりません。

外部リファレンスの使用

設計の柔軟性をさらに高めるために、内部リファレンスを使 用せずに外部リファレンス電圧を使用することができます。よ り高い精度や温度性能の向上を求めるアプリケーション、また はコンパータのフルスケール・レンジの調整範囲を広くしたい アプリケーションなどに対しては、外部リファレンスの使用を 考慮できます。マルチチャンネル・アプリケーションでは、共 通の外部リファレンスを使用することで、コンパータ間のフル スケール・レンジのマッチングが向上するという利点が得られ ます。単一電源の低消費電力デュアル・オペアンプ(OPA2234) を使った外部リファレンス回路の例を図7に示します。

外部リファレンスの値は自由に設定できますが、外部高電位 基準電圧(REFT EXT)の値は(V。 - 1.70V)と(REFB + 0.4V)の間、 外部低電位基準電圧(REFB EXT)は1.70Vと(REFT - 0.4V)の間 でなければなりません。コンバータが外部リファレンス・モー ドで動作している間はレンジ選択ピン(FSsel)の機能はディス エーブルされることに注意して下さい。ADS807を外部リファレ ンス・モードに設定するには、INT/EXTピン(ピン18)を"ハ イ"にします。




図5. レベル・シフトによるDC結合入力ドライバ




図6.推奨されるパイパス・リファレンス・ピン




図7. 単一電源デュアル・オペアンプOPA2234を使用した外部リファレンス・ドライバの例

ADS807のINT/EXTピンに印加されるロジック・レベルによって、コンパータが内蔵リファレンス電圧と外部リファレンス電圧のどちらで動作するかが決まります。この機能ピンには内部に50k のプルアップ抵抗が接続されているため、デフォルトの設定は外部リファレンス・モードになっています。このピンをグランドに接続すると、内部リファレンス・オプションが有効になります。

入力トラック/ホールド・アンプは差動です。 IN が正の1 Vp-p、INが負の1Vp-p(図3参照)の場合、トラック/ホールドの出力は2Vp-pになります。同じようにINに2Vp-p、INに0Vp-p(図4参照)の場合も、トラック/ホールドの出力は2 Vp-pになります。このため、リファレンス電圧、REFTおよびREFBは差動でもシングルエンド入力でも同じです。表を参照して下さい。

 す。表紙のプロック図を参照して下さい。外部リファレンスを切り離す回路は、ADS807には内蔵されていません。内部リファレンスと外部リファレンスを切り替えて使用する場合は、切り替えスイッチをADS807と外部リファレンスとの間に挿入する必要があります。

入力	リファレンス	IN(ピン25)	ĪŊ(ピン24)	REFT	REFB
2Vp-p差動 1Vp-p×2入力	内部または 外部	2V to 3V	3V to 2V	+3V	+2V
2Vp-pシングルエンド 1Vp-p × 1入力	内部または 外部	1.5V to 3.5V	2.5V _{DC}	+3V	+2V
3Vp-p差動 1.5Vp-p×2入力	内部または 外部	1.75V to 3.35V	3.25V to 1.75V	+3.25V	+1.75V
3Vp-pシングルエンド 3Vp-p × 1入力	内部または 外部	1V to 4V	2.5V _{DC}	+3.25V	+1.75V

表!. 入力信号レンジのリファレンス電圧

デジタル入力およびデジタル出力

クロック入力条件

クロック・ジッタは高速、高分解能A/DコンバータのSNR性能にとって深刻な問題です。クロック・ジッタは交換中の信号にノイズを発生させるアパーチャ・ジッタ(t_A)引き起こします。ADS807は入力信号のサンプリングをCLK入力の立ち上がりエッジで行います。このため、このエッジにおいてジッタはできるだけ低くなければなりません。全SNRへのジッタノイズの影響は以下の式で求めることができます。この値がシステムの要求に近いものであれば、入力クロック・ジッタを低減する必要があります。

ジッタSNR =
$$20\log\frac{1}{2-f_{\text{IN}}t_{\text{A}}}$$
 rms信号からrmsノイズ
ここで、 f_{IN} は入力信号周波数 t 、 t はrmsクロック・ジッタ

特にアンダーサンプリング・アプリケーションでは、クロック・ジッタに特別の注意を払って下さい。最高レベルの性能を達成するためには、クロック入力をアナログ入力として扱う必要があります。クロック信号にオーパーシュートやアンダーシュートがあると性能が劣化します。高いサンプリング・レートでデジタル化する場合、クロックには50%のデューティ・サイクル($t_{H}=t_{L}$)と高速な立ち上がり時間および立ち下がり時間 (2ns以下)が必要になります。

オーバーレンジ(OTR)

設定されたフルスケール・レンジよりアナログ入力電圧が高くなると、オーバーレンジ状態となります。ADS807の"OTR"ピンを使用して、そのようなレンジ超過状態を監視できます。この"OTR"出力は、サンプリングされた特定のアナログ入力電圧に対応するデータ出力に応じて更新されます。したがって、OTRデータにはデジタル・データと同じパイプライン遅延が発生します。入力電圧が定義された入力レンジの範囲内であれば、OTR出力は"ロー"です。入力された信号がフルスケール・レンジを超えると、OTR出力は"ハイ"になります。

データ出力

ADS807の出力データ・フォーマットは正のストレート・オフセット・バイナリ・コードです(表)を参照)。このフォーマットは、MSBを反転することで簡単にバイナリ2の補数コードに変換できます。

シングルエンド入力	ストレート・オフセット・パイナリ
(IN = CM,Pin-23)	(SOB)
+FS-1LSB (IN = CMV + FSR/2)	1111 1111 1111
+1/2 FS	1100 0000 0000
バイポーラ・ゼロ(IN = V _{CM})	1000 0000 0000
-1/2 FS	0100 0000 0000
-FS (IN = CMV - FSR/2)	0000 0000 0000

表に INを同相モード電圧に接続したときのシングルエンド入力構成に対するコード表

差動入力	ストレート・オフセット・バイナリ (SOB)
+FS-1LSB (IN = +3V, IN = +2V)	1111 1111 1111
+1/2 FS	1100 0000 0000
バイポーラ・ゼロ(IN = IN = V _{CM})	1000 0000 0000
-1/2 FS	0100 0000 0000
$-FS (IN = +2V, \overline{IN} = +3V)$	0000 0000 0000

データ・ラインの容量性負荷はできるだけ低くすることをお勧めします(15pF以下)。容量性負荷が高いと、デジタル出力が変化するときのダイナミック電流が大きくなります。そのような高い電流サージはADS807のアナログ部分に帰還して性能に影響する可能性があります。必要ならば、コンパータの出力ピンの近くに外部パッファまたはラッチを設けて容量性負荷を低減することができます。それにより、高周波雑音をカップリングして戻すようなパス上のデジタル雑音動作からADS807を分離する効果も得られます。

デジタル出力ドライバ電源(VDRV)

ADS807は、出力ロジック・ドライバ専用の電源ピンVDRVを備えています。VDRVは内部で他の電源ピンとは接続されていません。VDRVの電圧を+5Vまたは+3Vに設定すると、ADS807は対応するロジック・レベルを生成し、選択されたロジック・ファミリに直接インターフェースすることができます。出力段は各種のロジック・ファミリをドライブするのに十分な電流を供給するように設計されていますが、ADS807を+3Vロジック電源で使用することをお勧めします。これにより、出力スイングが小さくなって出力段での消費電力が減少し、コンバータのAC性能に影響する可能性のある電源ライン上の電流グリッチも減少します。アプリケーションによっては、追加のコンデンサまたは"Pi"フィルタを使ってVDRVピンをデカップリングするのも有益でしょう。

グランディングとデカップリング

適切なグランディングとバイパス、リード長の短縮、およびグ ランド・プレーンの使用は、高周波設計にとって特に重要です。 最高の性能を達成するためには、多層プリント基板の使用をお勧 めします。なぜなら、グランド・インピーダンスの低減やグラン ド層による信号層の分離など、明確な利点があるからです。 ADS807はアナログ部品として取り扱う必要があります。可能な 限り、電源ピンにはアナログ電源から供給して下さい。安定した 結果が得られるようになります。これは、デジタル電源ラインに は高レベルの雑音が含まれている場合が多く、それがコンパータ にカップリングされて到達可能な性能を低下させるからです。 ADS807のグランド接続はすべて内部で結合されているため、分 割したグランド・プレーンの設計は不要になります。グランド・ ピン(1、20、26)は、コンパータの下のプリント基板領域を覆う アナログ・グランド・プレーンに直接接続して下さい。レイアウ トの設計の際には、アナログ信号パターンをすべてのデジタル・ ラインから分離して、アナログ信号路への雑音カップリングを防 ぐことが重要です。サンプリング・レートが高いため、ADS807 は高周波の過渡電流や雑音(クロック・フィードスルー)を発生 し、これらは電源ラインおよびリファレンス・ラインに帰還しま す。そのため、すべての電源ピンとリファレンス・ピンを十分に バイパスする必要があります。ADS807の推奨デカップリング方 法を図8に示します。ほとんどの場合、広い周波数範囲にわたっ てインピーダンスを低く保つには、各ピンに0.1 µ Fのセラミッ ク・チップ・コンデンサを接続するのが適切です。その有効性は 各電源ピンからの距離によって大きく変化するため、できる限り 電源ピンに近い位置に配置するようにしてください。また、それ より大きな値のバイポーラ・コンデンサ(1 u Fから22 u F)をプリ ント基板上でコンパータ回路に近い位置に配置して下さい。




図8. 電源ピンの推奨バイパス方法

外観

