BURR-BROWN®
先端技術の融合と創造



ADS805

SpeedPlus™ 12ビット、20MHzサンプリング A/Dコンバータ

特　長

- 高SFDR：74dB(9.8MHz f_{IN})
- 高SNR：68dB
- 低消費電力：300mW
- パッケージ：28ピンSSOP、SOP
- 低DLE：0.25LSB
- フレキシブルな入力レンジ
- オーバーレンジ･インジケータ

アプリケーション

- スタジオカメラ
- IFおよびベースバンドのデジタル化
- 複写機
- テスト装置

概　要

ADS805は、20MHz、広ダイナミック･レンジをもつパイプライン方式の12ビットA/Dコンバータです。このコンバータは、ナイキスト･レートを超えても優れたスプリアス性能が得られる広帯域幅のトラック/ホールドを備えています。この広帯域幅のリニアなトラック/ホールドは、高調波を最小限に抑え、低ジッタであるため、優れたSNR性能を達成します。ADS805は、10MHzのADS804および5MHzのADS803とピン･コンパチブルです。

ADS805は、内部リファレンスまたは外部リファレンスが使用でき、入力レンジをプログラムすることができます。2Vp-pの入力レンジでは最良のスプリアス性能とシングル･オペアンプの容易なドライブが実現されます。5Vp-pの入力レンジでは最小の入力換算雑音0.09LSB（rms）により優れた画像処理性能が得られます。入力レンジを2Vp-pと5Vp-pの間に設定したり、シングルエンドまたは差動のどちらかに設定することも可能です。ADS805は、入力信号がコンバータのフルスケール･レンジを超えたことを示すオーバーレンジ･インジケータ･フラグも備えています。このフラグを使用して、フロント･エンドのゲイン･レンジング回路のゲインを小さくすることができます。

ADS805は、データ誤り訂正回路の採用により優れた微分直線性を実現しており、厳しい条件が要求される画像処理アプリケーションに適しています。低歪や高SNRなどの特長により、通信、医療用画像処理、ビデオ、テスト装置などのアプリケーションに必要な特性に対し、十分な余裕が得られます。パッケージは、28ピンSSOPおよびSOPで供給されます。



仕様

特に記述のない限り、T_A = 全仕様温度範囲、V_S = +5V、仕様入力レンジ = 1.5V～3.5V、シングル･エンド入力、サンプリング･レート = 20MHzです。

パラメータ	条件	ADS805U			ADS805E			単位
		最小	標準	最大	最小	標準	最大	
分解能			12(保証)			*(1)		Bits
仕様温度範囲			–40～+85			–40～+85		℃
変換特性								
サンプリング･レート		10k		20M	*		*	Samples/s
データ待ち時間			6			*		Clk Cycles
アナログ入力								
シングル･エンド入力レンジ		1.5		3.5	*		*	V
シングル･エンド入力レンジ(オプション)		0		5	*		*	V
同相モード電圧			2.5			*		V
同相モード電圧(オプション)			1			*		V
入力インピーダンス			20			*		pF
トラック･モード入力帯域幅	–3dBFS入力		270			*		MHz
ダイナミック特性								
微分直線性誤差(最大コード誤差)								
f = 500kHz			±0.25	±0.75		*	*	LSB
ノー･ミッシング･コード			保証			保証		
スプリアスフリー･ダイナミック･レンジ(2)								
f = 9.8MHz		70	74		*	*		dBFS
ツー･トーン相互変調歪(4)								
f = 7.7MHzおよび7.9MHz(各トーン–7dBFS)			–70			*		dBc
信号対雑音比(SNR)								
f = 9.8MHz		63	68		*	*		dBFS
信号対(雑音 + 歪)比(SINAD)								
f = 9.8MHz		62	66		*	*		dBFS
有効ビット数(9.8MHz)(5)			10.7			*		Bits
入力換算雑音	0V～5V入力		0.09			*		LSBs rms
	1.5V～3.5V入力		0.23			*		LSBs rms
積分非直線性誤差								
f = 500kHz			±1	±2		*	*	LSB
アパーチャ･ディレイ時間			3			*		ns
アパーチャ･ジッタ			4			*		ps rms
過電圧復帰時間	1.5 × FS入力		2			*		ns
フルスケール･ステップ･アクイジション時間			20			20		ns
デジタル入力								
ロジック･ファミリ			CMOS互換			CMOS互換		
変換コマンド	変換開始		変換クロックの立ち上がりエッジ			変換クロックの立ち上がりエッジ		
“ハイ” レベル入力電流(V_{IN} = 5V)(6)				±100		*		µA
“ロー” レベル入力電流(V_{IN} = 0V)				10		*		µA
“ハイ” レベル入力電圧		+3.5			*			V
“ロー” レベル入力電圧				+1.0		*		V
入力キャパシタンス			5			*		pF
デジタル出力								
ロジック･ファミリ			CMOS/TTL互換			CMOS/TTL互換		
ロジック･コーディング			ストレート･オフセット･バイナリ			ストレート･オフセット･バイナリ		
	出力電圧 “ロー” (I_{OL} = 50µA)			0.1			*	V
	出力電圧 “ロー” (I_{OL} = 1.6mA)			0.4			*	V
	出力電圧 “ハイ” (I_{OH} = 50µA)	+4.5			*			V
	出力電圧 “ハイ” (I_{OH} = 0.5mA)	+2.4			*			V
3ステート･イネーブル時間	$\overline{OE}$ = L		20	40		*	*	ns
3ステート･ディスエーブル時間	$\overline{OE}$ = H		2	10		*	*	ns
出力キャパシタンス			5			*		pF
精度(5Vp-p入力レンジ)								
ゼロ誤差(–FS基準)	25℃		0.3	±1.5		*	*	%FS
ゼロ誤差ドリフト(–FS基準)			±5			*		ppm/℃
ゲイン誤差(7)	25℃		0.7	±2.0			*	%FS
ゲイン誤差ドリフト(7)			±18			*		ppm/℃
ゲイン誤差(8)	25℃		0.2	±1.5			*	%FS
ゲイン誤差ドリフト(8)			±10			*		ppm/℃
ゲインの電源除去	ΔV_S = ±5%	60	70		*	*		dB
リファレンス入力抵抗			1.6			*		kΩ
内部リファレンス電圧の許容誤差(V_{REF} = 2.5V)	25℃			±35			*	mV
内部リファレンス電圧の許容誤差(V_{REF} = 1.0V)	25℃			±14			*	mV

仕様(続き)

特に記述のない限り、T_A = 全仕様温度範囲、V_S = +5V、仕様入力レンジ = 1.5V～3.5V、シングル･エンド入力、サンプリング･レート = 20MHzです。

パラメータ	条件	ADS805U			ADS805E			単位
		最小	標準	最大	最小	標準	最大	
電源条件								
電源電圧 : $+V_S$	動作時	+4.75	+5.0	+5.25	*	*	*	V
電源電流 : $+I_S$	動作時		60	69		*	*	mA
消費電力	動作時		300	345		*	*	mW
熱抵抗、θ_{JA}								
28ピンSOP			75					℃/W
28ピンSSOP						50		℃/W

注：(1)アスタリスク(*)は、ADS805Uと同じ仕様であることを示します。(2)スプリアスフリー･ダイナミック･レンジは、最大高調波の振幅を基準とします。(3) dBFSは、フルスケールを基準とするdBを表します。(4)ツー･トーン相互変調歪は、最大の基本トーンを基準とします。ツー･トーン基本エンベロープの大きさを基準とする場合、この値は6dB高くなります。(5)有効ビット数(ENOB)は、(SINAD–1.76)/6.02によって定義されます。(6)内部50kΩプルダウン抵抗。(7)内部リファレンスを含む場合。(8)内部リファレンスを含まない場合。

絶対最大定格

$+V_S$	+6V
アナログ入力	(–0.3V)～($+V_S$ +0.3V)
ロジック入力	(–0.3V)～($+V_S$ +0.3V)
ケース温度	+100°C
接合部温度	+150°C
保存温度	+150°C

静電気放電対策

静電気放電はわずかな性能の低下から完全なデバイスの故障に至るまで、様々な損傷を与えます。すべての集積回路は、適切なESD保護方法を用いて、取扱いと保存を行うようにして下さい。高精度の集積回路は、損傷に対して敏感であり、極めてわずかなパラメータの変化により、デバイスに規定された仕様に適合しなくなる場合があります。

デモボートご発注の手引き

モデル	デモボード
ADS805U	DEM-ADS80xU

パッケージ情報/ご発注の手引き

モデル	パッケージ	パッケージ図番号(1)	仕様温度範囲	パッケージのマーキング	発注番号(2)	供給時の状態
ADS805U	28ピンSOP	217	–40°C～+85°C	ADS805U	ADS805U	マガジン
ADS805U	28ピンSOP	217	–40°C～+85°C	ADS805U	ADS805U/1K	テープリール
ADS805E	28ピンSSOP	324	–40°C～+85°C	ADS805E	ADS805E	マガジン
ADS805E	28ピンSSOP	324	–40°C～+85°C	ADS805E	ADS805E/1K	テープリール

注：(1)詳細図および寸法表は、データシートの巻末を参照して下さい。(2)スラッシュ(/)の付いたモデルは、表示数量のテープリールでのみ供給されます(例えば、/1Kはリール1本あたりデバイス1,000個入りであることを示します)。“ ADS805E/1K ”を発注すると、1,000個入りのテープリールが1本納入されます。

このデータシートに記載されている情報は、信頼しうるものと考えておりますが、不正確な情報や記載漏れ等に関して弊社は責任を負うものではありません。情報の使用について弊社は責任を負えませんので、各ユーザーの責任において御使用下さい。価格や仕様は予告なしに変更される場合がありますのでご了承下さい。ここに記載されているいかなる回路についても工業所有権その他の権利またはその実施権を付与したり承諾したりするものではありません。弊社は弊社製品を生命維持に関する機器またはシステムに使用することを承認しまたは保証するものではありません。

ピン配置



ピン構成

ピン番号	記号	説明
1	OVR	オーバーレンジ･インジケータ
2	B1	データ･ビット1(D11)(MSB)
3	B2	データ･ビット2(D10)
4	B3	データ･ビット3(D9)
5	B4	データ･ビット4(D8)
6	B5	データ･ビット5(D7)
7	B6	データ･ビット6(D6)
8	B7	データ･ビット7(D5)
9	B8	データ･ビット8(D4)
10	B9	データ･ビット9(D3)
11	B10	データ･ビット10(D2)
12	B11	データ･ビット11(D1)
13	B12	データ･ビット12(D0)(LSB)
14	CLK	変換クロック入力
15	$\overline{OE}$	出力イネーブル。H = ハイ･インピーダンス状態。L =“ ロー ”またはフローティング、通常動作(内部プルダウン抵抗)
16	$+V_S$	+5V電源
17	GND	グランド
18	SEL	入力レンジ選択
19	V_{REF}	リファレンス電圧選択
20	REFB	低電位リファレンス
21	CM	同相モード電圧
22	REFT	高電位リファレンス
23	$\overline{IN}$	補アナログ入力
24	GND	グランド
25	IN	アナログ入力(+)
26	GND	グランド
27	$+V_S$	+5V電源
28	VDRV	出力ドライバ電圧

タイミング図



記号	説明	最小	標準	最大	単位
t_{CONV}	変換クロック周期	50		100μs	ns
t_L	クロック･パルス “ロー”	24	25		ns
t_H	クロック･パルス “ハイ”	24	25		ns
t_D	アパーチャ･ディレイ		3		ns
t_1	データ･ホールド時間、C_L = 0pF	3.9			ns
t_2	新データ･ディレイ時間、C_L = 15pF max			12	ns

代表的性能曲線

特に記述のない限り、T_A = 全仕様温度範囲、V_S = +5V、仕様シングルエンド入力レンジ = 1.5V～3.5V、サンプリング･レート = 20MHzです。

スペクトル性能



スペクトル性能



周波数スペクトル



微分直線性誤差



積分直線性誤差



入力掃引電力対SFDR



代表的性能曲線

特に記述のない限り、T_A = 全仕様温度範囲、V_S = +5V、仕様シングルエンド入力レンジ = 1.5V～3.5V、サンプリング･レート = 20MHzです。

ダイナミック性能対入力周波数



微分直線性誤差対温度



スプリアスフリー･ダイナミック･レンジ対温度



信号/雑音比対温度



信号/(雑音 + 歪)対温度



消費電力対温度



代表的性能曲線

特に記述のない限り、T_A = 全仕様温度範囲、V_S = +5V、仕様シングルエンド入力レンジ = 1.5V～3.5V、サンプリング･レート = 20MHzです。

出力雑音ヒストグラム（DC入力）



出力雑音ヒストグラム（DC入力、V_{IN} = 5Vp-p）



アンダーサンプリング（差動入力、2Vp-p）



使用上の注意

アナログ入力のドライブ

ADS805は、アナログ入力をシングル・エンドまたは差動でドライブすることができます。以下の説明は、シングル・エンド構成に重点を置いています。一般にシングル・エンド構成の方が容易で、ADS805の定格仕様もシングル・エンド動作モードで特性評価されています。

AC結合の入力の構成

図1にADS805の最も一般的なインターフェース構成の回路例を示します。V_{REF}ピンをSELピンに接続した場合、フルスケール入力レンジは2Vp-pになります。この信号は、低歪の電圧帰還型アンプOPA642を使用してシングル・エンドでADS805にAC結合されます。ADS805をフルスケールの入力信号スイングで動作させるには、一般のシングル電源のコンポーネントと同様、アンプのゼロを中心とするアナログ信号をレベル・シフトしてA/Dの入力レンジの条件に適合させる必要があります。ドライブ・アンプの出力とコンバータ入力の間にDCブロッキング・コンデンサを使用することにより、簡単なレベル・シフト回路ができます。この構成の高電位および低電位リファレンス（REFT、REFB）の電圧は、それぞれ+3V、+2Vです。ここでは、2組の抵抗ペア（2 × 2kΩ）を使用して約+2.5Vの同相モード電圧を作り、ADS805の入力（IN、$\overline{IN}$）を必要なDC電圧にバイアスします。

AC結合の利点は、ドライブ・アンプがグランド・ベースの信号スイングで動作することです。これにより信号スイングがオペアンプのリニア領域内にとどまり、電源レールまで十分なヘッドルームが確保できるため、最適な歪性能を維持することができます。アンプのCMRによる誤差を除去するには、反転ゲイン構成を検討して下さい。オペアンプの出力とADS805の入力の間に小さい直列抵抗（R_S）を追加すると、ほとんどすべてのインターフェース構成で良好な結果が得られます。これは、オペアンプの出力を容量性負荷からデカップリングし、雑音が増大する原因になるゲインのピーキングを防止します。スプリアスおよび歪性能を最大にするため、抵抗値は100Ω以下にします。また、直列抵抗と100pFコンデンサによりパッシブ・ローパスフィルタが形成されて広帯域雑音の帯域幅が制限されるため、SNR性能が向上します。

レベル・シフトを使用しないDC結合

一部のアプリケーションでは、すでにアナログ入力信号がADS805の選択した入力レンジおよびリファレンス・レベルに適合するレベルまでバイアスされています。この場合は、選択した入力（INまたは$\overline{IN}$）に十分低いソース・インピーダンスを与えることだけが必要になります。必ず、広い周波数レンジにわたり低出力インピーダンスが維持される広帯域オペアンプを考慮するようにします。

レベル・シフトを使用したDC結合

一部のアプリケーションでは、信号路の帯域にDCが要求され、信号をA/DコンバータにDC結合させる必要があります。そのためには、インターフェース回路でDCレベル・シフトを行うことが必要です。図2の回路では、単一電源、電流帰還型オペアンプOPA681(A1)を使用して必要なDCオフセットをグランド中心の入力信号に加算します。ADS805は、通常+2.5Vの同相モード電圧で動作します。この電圧は、抵抗R_3、R_4で設定され、コンバータの$\overline{IN}$入力に接続されます。アンプA1は、反転構成で動作します。ここでは、抵抗R_1およびR_2でA1のDCバイアス・レベルを設定します。$R_F = R_{IN}$と仮定すれば、オペアンプの雑音ゲインは+2V/Vであるため、非反転入力に加えるDCオフセット電圧は+1.25Vに分割することが必要です。結果のDC出力電圧は+2.5Vになります。ADS805のINおよび$\overline{IN}$入力間のDC電圧の差は、実質的にオフセットになります。これは、R_1およびR_2の抵抗値を調整することにより修正することができます。オペアンプのバイアス電流も不要なオフセットの原因になります。適正なオペアンプの選択基準として、入力バイアス電流、出力電圧スイング、歪および雑音性能を考慮することが必要です。この例では、全体の信号の位相が反転することに注意して下さい。$\overline{IN}$およびINの接続を交換して元の信号の極性に戻すことができます。



図1. AC結合の入力構成。入力スイングは2Vp-p、同相モード電圧は+2.5Vで内部の高電位および低電位リファレンスから出力される



図2. DCレベル・シフトを使用したDC結合のシングル・エンド入力構成

シングル・エンドから差動構成へ(トランス結合)

ADS805に最適なインターフェース回路を選択するには、要求される性能を認識することが必要です。特定のアプリケーションでAC結合の入力が必要な場合、次のステップは信号の印加方法をシングル・エンドまたは差動のいずれかに決定することです。差動入力の構成には、良好なSFDR性能が得られるという顕著な利点があります。これは、差動モードでは信号スイングをシングル・エンド・ドライブに必要なスイングの1/2まで小さくできるためです。また、ADS805を差動でドライブする場合、偶数次の高調波が減少します。図3にトランス結合のインターフェース回路として推奨される回路図を示します。2次側の抵抗（R_T）は、入力インピーダンスがマッチするように設定することが必要です（例：$R_T = n^2 \cdot R_G$）。

差動入力構成の利点を生かすアプリケーションにIF信号のデジタル化があります。ADS805のトラック/ホールドは入力帯域が広いため、狭帯域および広帯域のIFダウン変換アプリケーションなどに最適です。ADS805は、ナイキスト周波数の数倍にわたる周波数領域においても優れたダイナミック性能を保つため各種のIF周波数をカバーすることができます（代表的性能曲線を参照）。ADS805を、アナログ・ミキサーおよび後段のアンプやフィルタが不要な直接IF変換に応用すれば、システムのコストと複雑さを減少させることができます。



図3. トランス結合の入力

モード	入力フルスケール・レンジ	必要なV_{REF}	接続元	接続先
内部	2Vp-p	+1V	SEL	V_{REF}
内部	5Vp-p	+2.5V	SEL	Gnd
内部	2V ≤ FSR < 5V	1V < V_{REF} < 2.5V	R_1	V_{REF}およびSEL
	FSR = 2 × V_{REF}	V_{REF} = 1+ (R_1/R_2)	R_2	SELおよびGnd
外部	1V < FSR < 5V	0.5V < V_{REF} < 2.5V	SEL	+V_S
			V_{REF}	Ext. V_{REF}

表Ⅰ. 選択したリファレンスおよび構成の例

リファレンス動作

ADS805は、対応するピン・ストラップの構成を選択するだけで+1Vまたは+2.5Vのリファレンス電圧を出力するロジックが内蔵されたバンドギャップ・リファレンス回路を備えています。2個の外部抵抗により内部リファレンス・バッファのゲインの設定を変更し、別のリファレンス電圧を発生させることもできます。さらに柔軟な設計が可能なように、内部リファレンスを切り離して外部リファレンス電圧を使用することもできます。表Ⅰに選択可能なリファレンスとピン構成の概要を示します。

図4に内部リファレンス回路の簡略化したモデルを示します。内部ブロックは、1Vバンドギャップ・リファレンス電圧、バッファ、抵抗リファレンス・ラダーおよび必要な電流を内部ノードに供給する高電位および低電位リファレンスのドライバです。図に示すように、バッファの出力はV_{REF}ピンに現れます。ADS805のフルスケール入力スパンは、V_{REF}の電圧により式（1）に従って決まります。

$$\text{フルスケール入力スパン} = 2 \times V_{REF} \qquad (1)$$

このアンプの電流ドライブ能力は約1mAに制限されており、低負荷のドライブには使用できないことに注意して下さい。プログラマブル・リファレンス回路は、選択ピン（SEL）に印加される電圧によって制御されます。概要については表Ⅰを参照して下さい。



図4. 等価リファレンス回路



図5. 推奨されるリファレンスのバイパス方法

高電位リファレンス（REFT）および低電位リファレンス（REFB）は、主に外部バイパス用に設けられています。すべてのリファレンス構成で適正に動作させるためには、リファレンス・ピンの確実なバイパスによってクロックのフィードスルーを最小限に抑えることが必要です。図5に推奨されるデカップリング・ネットワークを示します。



図6. 同相モード電圧を発生する別の回路

また、同相モード電圧（CMV）をリファレンス・レベルとして使用してドライブ回路に適正なオフセットを与えることもできます。ただし、このノードにはバッファがなくインピーダンスが高いため、あまり負荷をかけないように注意することが必要です。図6に同相モード電圧を発生させる別の方法を示します。ここでは、高電位および低電位リファレンス・ピンの間に2個の高精度な外部抵抗（許容誤差1%以下）を使用します。同相モード・レベルは、中間の点に現れます。高電位および低電位リファレンスの出力バッファは、約2mAの出力電流を供給するように設計されています。

入力レンジおよびリファレンスの選択

ADS805の内部リファレンスを使用するときの最も一般的な入力レンジの回路を図7から9に示します。どの例も、シングル・エンド入力および公称+2.5Vの同相モード電圧で動作します。



図7. 入力レンジが0Vから5Vの内部リファレンス動作



図8. 入力レンジが1.5Vから3.5Vの内部リファレンス動作



図9. 入力レンジが1Vから4Vの内部リファレンス動作

外部リファレンス動作

アプリケーションの条件によっては、ADS805を外部リファレンスで動作させる方が有利なことがあります。外部リファレンス回路のドリフトおよび精度が優れている場合は、DC精度が向上します。ADS805を外部リファレンスで動作させるには、内部リファレンスをディスエーブルすることが必要です（図10参照）。SELピンを+V_Sに接続すると、内部ロジックによって内部リファレンスがシャットダウンされます。同時に、内部リファレンス・バッファの出力はV_{REF}ピンから切り離され、外部リファレンスでドライブすることが必要になります。バイパスについては内部リファレンス動作の場合と同様の処理が必要なことに注意して下さい。



図10. 入力レンジが0.5Vから4.5V（4Vp-p）、同相モード電圧が+2.5Vの外部リファレンス動作

デジタル入力および出力

オーバーレンジ（OVR）

ADS805の特長の一つにオーバーレンジ・デジタル出力（OVR）があります。このピンを使用すると、印加されたアナログ入力電圧がV_{REF}によって設定されている入力レンジを超えるたびに発生する「レンジから外れた状態」を監視することができます。OVR出力は、入力電圧が定義された入力レンジの範囲内にあるときは“ロー”になっています。入力電圧が入力レンジを超えると“ハイ”になります。これは、入力電圧が低電位リファレンス電圧より低いか高電位リファレンス電圧より高い場合です。OVRは、アナログ入力が正常な信号レンジに戻り、別の変換が終了するまでアクティブに維持されます。MSBおよびその補数をOVRとともに使用することにより、オーバーレンジおよびアンダーレンジ状態を検出する簡単なクルー・ロジックを作成することができます（図11参照）。OVRは特定のアナログ信号のサンプリングに対応するビット情報とともに更新されるデジタル出力であるため、OVRデータにはデジタル・データと同じパイプラインの遅延（待ち時間）が発生します。



図11. アンダーレンジおよびオーバーレンジ状態をデコードする外部ロジック

クロック入力の条件

クロック・ジッタはハイスピード、高分解能A/Dコンバータの SNR性能にとって重大です。信号の変換中のノイズの原因となるアパーチャ・ジッタ(t_A)を引き起こします。ADS805はCLK入力の立ち上がりエッジ入力信号をサンプリングするため、このエッジのジッタはできるだけ低くなければなりません。全体のSNRへのジッタのノイズは次の式で求めることができます。この値がシステムの要求する値に近い場合は、クロック・ジッタを低減しなければなりません。

$$\text{ジッタSNR} = 20 \log \frac{1}{2\pi f_{IN} t_A}$$ rms信号対rmsノイズ

ここで、f_{IN}は入力信号周波数

t_Aはrmsクロック・ジッタ

アンダーサンプリングのアプリケーションではクロックジッタに対する特別な配慮が必要です。最高の性能を達成するためには、クロック入力はアナログ入力として扱う必要があります。クロック信号のオーバーシュートまたはアンダーシュートは、性能が劣化する原因になります。高いサンプリング・レートでデジタル化する場合は、クロックのデューティ・サイクルを50%($t_H = t_L$)にすると共に、立ち上がり/立ち下がり時間を2ns以下にする必要があります。

デジタル出力

ADS805のデジタル出力は、ハイスピードTTLおよびCOMSロジック・ファミリのどちらとも互換性をもつように設計されています。デジタル出力のドライバ段の電源は、アナログ電源ピンと接続されていない独立した電源ピン（VDRV）から供給されます。VDRVの電圧を調整することにより、デジタル出力のレベルが変化します。このため、ADS805を+5Vのアナログ電源で動作させ、VDRVピンを+3Vのデジタル電源に接続し、デジタル出力を3Vロジックとインターフェースすることが可能です。

データ・ラインの容量性負荷は、できるだけ小さくすることを推奨します（≤15pF）。容量性負荷が大きいと、出力ビットが変化するときに大きな充電電流が必要になります。この大きな電流サージは、ADS805のアナログ部にフィードバックされ、性能に影響します。必要な場合は、外部バッファまたはラッチを使用してバス上のデジタル雑音からADS805を分離し、性能を劣化させる高周波雑音のカップリングを防止することができます。また、各データ・ラインに直列抵抗を使用すると、ADS805のAC性能の維持に有効です。直列抵抗の使用は、コンバータから見た容量性負荷に依存します。出力レベルの“ロー”から“ハイ”または“ハイ”から“ロー”への変化で寄生容量の再充電のために出力段から流れる瞬時電流が、100Ωから200Ωまでの抵抗によって制限されます。

グランディングおよびデカップリング

高周波の設計では、適正な接地とバイパス、短いリード長、グランド・プレーンの使用が特に重要です。最高の性能を得るためには、多層プリント基板を推奨します。多層プリント基板には、グランド・インピーダンスを最小限に抑える、信号層がグランド層によって分離されるなど、際立った利点があります。ADS805のアナログおよびデジタル・グランド・ピンは、ICの位置でまとめてシステムのアナログ・グランドのみに接続することを推奨します。

ADS805はアナログおよびデジタルの電源ピンを備えていますが、コンバータをアナログ・コンポーネントとして扱い、アナログ電源からすべての電源ピンに電源を供給することが必要です。これにより、最も良好な結果が得られます。デジタル電源ラインにはしばしば高レベルの雑音が発生し、コンバータとカップリングして達成可能な性能が制限されることがあります。

パイプライン・アーキテクチャのため、コンバータには電源およびリファレンス・ラインに戻るような高周波の過渡電流や雑音も発生します。このため、電源およびリファレンス・ピンを十分にバイパスすることが必要です。図12に、アナログ電源の推奨されるデカップリング方法を示します。ほとんどの場合、0.1μFのセラミック・チップ・コンデンサを使用することにより広い周波数レンジにわたって十分な低インピーダンスを維持することができます。コンデンサの有効性は、各電源ピンとの距離に大きく依存するため、できるだけ電源ピンの近くに配置します。また、プリント基板のコンバータ回路の近くに大きいバイパス・コンデンサ（1μF～22μF）を接続します。



図12. 推奨されるアナログ電源ピンのバイパス方法

外観

パッケージ番号217－28ピンSOP



	INCHES		MILLIMETERS	
DIM	MIN	MAX	MIN	MAX
A	.0926	.1043	2.35	2.65
A1	.004	.0118	0.10	0.30
B	.013	.020	0.33	0.51
C	.0091	.0125	0.23	0.32
D	.6969	.7125	17.70	18.10
E	.2914	.2992	7.40	7.60
e	.050 BASIC		1.27 BASIC	
H	.398	.419	10.11	10.65
h	.010	.0295	0.25	0.75
L	.020	.040	.508	1.02
N	28		28	
∝	0°	8°	0°	8°

パッケージ番号324－28ピン･プラスチックSSOP



	INCHES		MILLIMETERS	
DIM	MIN	MAX	MIN	MAX
A	—	.079	—	2.00
A1	.002	—	0.05	—
A2	.065	.073	1.65	1.85
b	.009	.015	0.22	0.38
c	.004	.010	0.09	0.25
D	.390	.413	9.90	10.50
E	.291	.323	7.40	8.20
E1	.196	.220	5.00	5.60
e	.0256 BASIC		0.65 BASIC	
L	.022	.037	0.55	0.95
L1	.049 REF		1.25 REF	
N	28		28	
θ	0°	8°	0°	8°

©BBJ990403K