

FETのダイオード接続による オペアンプの保護

高感度測定回路において、その性能を落とすことなく入力の過電圧保護を行うことは、かなりの困難がつきまといます。物質の絶縁性を測定する際には特に扱いにくいものとなります。

本アプリケーション・ノートではFETのダイオード接続によるオペアンプの保護法について説明しています。




図1. 誘電体評価回路


図1のアプリケーションでは、誘電体の100Vステップ応答を測るために超低バイアス電流のオペアンプによる電流積分回路が示してあります。

図1の回路では、誘電体のサンプルが短絡した場合、オペアンプは破壊されます。このような測定回路では、バイアス電流が $75fA$ ($75 \times 10^{-15}A$) 以下のOPA128を用いることで、測定誤差は無視できる範囲となります。そこでこのオペアンプの精度を保つつつ、更に入力保護を行えるデバイスについて考察します。PN接合のデバイスでは、たとえ低いバイアス電圧であっても、ナノアンペア・オーダーのリーク電流が発生します。この点シリコニクス2N4117A (JFET) に代表されるFET素子では、一般的に上記のリーク電流に対し有利です。

図2にFET素子における、印加電圧対リーク電流の実験結果を示してあります。このカーブで示されるオペアンプの入力間電圧 V_{DG} に注目してください。2N4117Aのリーク電流は、オペアンプのバイアス電流値とほぼ同等で推移している


のがわかります（熱的な影響と計測システムのノイズにより、OV時で $60fA$ の残留電流があります）。

以上のFET素子を用いた過電圧保護の設計例を図3に示します。JFETのダイオード接続が、オペアンプの入力間に電流をシャントする働きをします。仮に誘電体が短絡すれば、0.6Vの入力間電位差が発生した時点で保護回路が働くように設定されています。また、抵抗 R_1 はFET素子のデータシートに記載された、定格最大短絡電流 $50mA$ を満足するために必要となります。測定精度に与える R_1 の影響は無視できる範囲となっています。なぜならば、誘電体のインピーダンスは R_1 抵抗 $2K\Omega$ に比べて非常に高いためです。



JFETのリーク電流は、超低バイアス入力電流オペアンプのパラメータを落とさないほど低い値です。測定結果は、シリコニクスの2N4117Aが、ダイオード接続において電圧リミッタとして有効であることを示しています。実際のリーク電流は測定結果よりは低いと考えられますが、熱的な影響とノイズにより計測限界が生じています。

図2. リーク電流対電圧曲線



過電圧保護の構成をとるには、JFETのダイオード接続を行います。もし誘電体が短絡しても、0.6VでFETがクランプし、オペアンプを保護します。 R_1 の抵抗値はFET素子への過電流を制限する目的で設定しますが、測定誤差を最小とするために、誘電体のインピーダンスに対し無視できる値をとるべきです。

図3. 過電圧保護回路

日本バー・ブラウン株式会社

本 社 〒107 東京都港区赤坂7-10-20 アカサカセブンスアヴェニュービル ☎03 3586 8141
大阪営業所 〒532 大阪市淀川区西中島4-5-1 新栄ビル ☎ 06 305 3287
名古屋営業所 〒465 名古屋市名東区本郷2-175 サニーホワイト藤 ☎052 775 6761

